EDA技术及应用 教学课件 作者 张丽华 第4章 VHDL入门基础.pptVIP

4.1 VHDL基本结构 VHDL设计实体，是指能为VHDL综合器接受，并作为一个独立的设计单元，即以元件形式存在的VHDL程序。它既可以作为一个电路功能模块独立存在，也可以被其他数字系统调用。 4.1.1 实体 实体是VHDL程序的基本组成部分，主要用来描述设计实体与外部电路的接口，描述了设计实体的可视部分（如端口、参数传递等）。实体相当于电路图中的一个器件符号，只描述设计实体的可视部分，不涉及设计实体的内部逻辑功能，所以具有相同实体描述的设计实体不一定具有相同的逻辑功能。 实体说明部分的语句结构如下： ENTITY 实体名 IS [GENERIC(类属表)]; --类属参数声明 [PORT（端口表）]; --端口声明 END ENTITY 实体名; 实体名必须是符合VHDL命名规则的标识符，不能使用VHDL中的关键字和保留字。有些EDA软件要求VHDL程序的文件名必须和实体名一致，否则在综合器中综合编译的时候将会出错。 类属参数（GENERIC）声明部分在程序中是可选项，如果程序中包含类属参数声明，必须放在端口（PORT）声明之前，用于设计实体和外部电路的信号交换，传递静态信息，如规定一个实体的端口大小、矢量的位数及器件延迟时间等。 4.1.2 结构体 1.行为描述： 结构体的行为描述是对设计实体按算法的路径来描述，描述该设计单元的功能，即电路输入与输出之间的关系，而不包含任何实现这些电路功能的硬件结构信息。行为描述是一种高层次的描述方式，设计者只需要关注设计实体，即功能单元正确的行为即可，无需把过多的精力放在器件的具体硬件结构或门级电路的实现上。 行为描述方式非常适合于自顶向下的设计流程，是进行系统设计时最重要的描述方式。行为描述主要使用函数、过程和进程语句，以算法形式描述数据的变换和传递。 例4-2 4位数据比较器的行为描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY comp4 IS PORT (a,b:IN STD_LOGIC_VECTOR( 3 DOWNTO 0); y:OUT STD_LOGIC); END; ARCHITECTURE behav OF comp4 IS BEGIN PROCESS(a,b) BEGIN IF a=b THEN y=1; ELSE y=0; END IF; END PROCESS; END behav; 3. 结构化描述： 结构化描述以元件或已完成的功能模块为基础，描述设计单元的硬件结构，使用元件例化语句和配置语句描述元件的类型及元件之间的互连关系。 例4-4 4位数据比较器的结构化描述 LIBRARY IEEE; --2输入同或门电路描述 USE IEEE.STD_LOGIC_1164.ALL; ENTITY xnor2 IS PORT(in1,in2:IN STD_LOGIC; c:OUT STD_LOGIC); END ENTITY xnor2; ARCHITECTURE behav OF xnor2 IS BEGIN c=in1 xnor in2; END ARCHITECTURE behav; LIBRARY IEEE; --4输入与门电路描述 USE IEEE.STD_LOGIC_1164.ALL; ENTITY and41 IS PORT(in1,in2,in3,in4:IN STD_LOGIC; c:OUT STD_LOGIC); END ENTITY and41; ARCHITECTURE behav OF and41 IS BEGIN c=in1 AND in2 AND in3 AND in4; END ARCHITECTURE behav; LIBRARY IEEE; --4位数据比较器的顶层设计描述 USE IEEE.STD_LOGIC_1164.ALL; ENTITY comp4 IS PORT (a,b:IN STD_LOGIC_VECTOR(3 DOWNTO 0); y:OUT STD_LOGIC); END ENTITY comp4; ARCHITECTURE structure OF comp4 IS COMPONENT xnor2 --2输入同或门元件声明 P