EDA技术及应用 VHDL版 第三版 教学课件 作者 潭会生 第4 7章 第5章.pptVIP

　　 (18) ?AIN0的特殊用法：系统板上设置了一个比较器电路，主要由LM311组成。若与D/A电路相结合，可以将目标器件设计成逐次比较型A/D变换器的控制器件。 　 (19) ?SW10：系统复位键。此键是系统板上负责监控的微处理器的复位控制键，同时也与接口单片机AT89C2051的复位端相连。因此，可兼作单片机的复位键。 　 (20) ?J4：48/50 MHz高频时钟源。为了充分利用FPGA和CPLD的高速特性，可以用一根线将J4处的“高频时钟源”插座的一端与“时钟频率选择”插座JP1A左排的一端相连，但要拔去相应的短路帽。 　 (21) ?CON1/CON2：目标芯片适配座B2的插座，在目标板的下方。两条插座的78个插座的连接信号如图5.2所示，此图为用户对实验开发系统作二次开发提供条件。 5.2.2 GW48实验电路结构图 　 1. 实验电路信号资源符号图说明 　下面结合图5.4，对实验电路结构图中出现的信号资源符号功能做出一些说明。 　 (1) 图5.4?(a)是十六进制七段全译码器，它有7位输出，分别接七段数码管的七个显示输入端：a、b、c、d、e、f和g。它的输入端为D、C、B、A，其中，D为最高位，A为最低位。例如，若所标输入的口线为PIO19～PIO16，表示PIO19接D，PIO18接C，PIO17接B，PIO16接A。 　 (2) 图5.4?(b)是高低电平发生器，每按键一次，输出电平由高到低或由低到高变化一次，且输出为高电平时，所按键对应的发光管变亮，反之不亮。 　　 (3) 图5.4?(c)是十六进制码(8421码)发生器，由对应的键控制输出4位二进制构成的 1位十六进制码，数的范围是0000～1111，即H0～HF。每按键一次，输出递增1，输出进入目标芯片的4位二进制数将显示在该键对应的数码管上。 　 (4) 直接与七段数码管相连的连接方式的设置是为了便于对七段显示译码器的设计学习。以图5.7为例，图中所标PIO46～PIO40接g、f、e、d、c、b、a，表示PIO46～PIO40分别与数码管的七段输入g、f、e、d、c、b、a相接。 　　 (5) 图5.4?(d)是单次脉冲发生器，每按一次键，输出一个脉冲，与此键对应的发光管也会闪亮一次，时间为20 ms。 　 (6) 实验电路结构图NO.5、NO.5A、NO.5B、NO.5C是同一种电路结构，只不过是为了清晰起见，将不同的接口方式分别画出而已。由此可见，它们的接线有一些是重合的，因此只能分别进行实验，而实验电路结构图模式都选5。 　 (7) 图5.4(e)是琴键式信号发生器，当按下键时，输出为高电平，对应的发光管发亮；当松开键时，输出为低电平。此键的功能可用于手动控制脉冲的宽度。 图5.4 实验电路信号资源符号图 　　2. 各实验电路结构特点与适用范围简述 　 (1) 结构图NO.0 (图5.5)：目标芯片的PIO16～PIO47共八组4位二进制码输出，经译码器可显示于实验系统上的八个数码管。键1和键2可分别输出两个4位二进制码。一方面，这4位码输入目标芯片的PIO11～PIO8和PIO15～PIO12；另一方面，可以观察发光管D1～D8来了解输入的数值。例如，当键1控制输入PIO11～PIO8的数为HA时，发光管D4和D2亮，D3和D1灭。电路的键8至键3分别控制一个高/低电平信号发生器向目标芯片的PIO7～PIO2输入高电平或低电平。扬声器接在SPEAKER上，具体接在哪一引脚要看目标芯片的类型，这需要查阅5.2.3节。 例如，目标芯片为FLEX10K10，则扬声器接在3引脚上。目标芯片的时钟输入未在图上标出，也需查阅5.3节。例如，目标芯片为XC95108，则输入此芯片的时钟信号有CLOCK0～CLOCK10共11个可选的输入端，对应引脚为65～80。具体的信号输入方法，可参阅5.2.1节。此电路可用于设计频率计、周期计和计数器等。 图5.5 实验电路结构图NO.0 　　 (2) 结构图NO.1 (图5.6)：适用于作加法器、减法器、比较器或乘法器。如欲设计加法器，可利用键4和键3输入8位加数，键2和键1输入8位被加数，输入的加数和被加数将显示于键对应的数码管4～数码管1，相加的和显示于数码管6和数码管5。可令键8控制此加法器的最低位进位。 图5.6 实验电路结构图NO.1 　　 (3) 结构图NO.2 (图5.7)：可用于VGA视频接口逻辑设计，或使用数码管8至数码管5作七段显示译码方面的实验。 图5.7 实验电路结构图NO.2 　　(4) 结构图NO.3 (图5.8)：特点是有8个琴键式键控发生器，可用于设计八音琴等电路系统。