EDA 与数字系统设计 第2版 教学课件 作者 李国丽 等编著 CH3 ch3 2.pptVIP

第三章 Verilog HDL硬件描述语言 3.1 Verilog HDL概述 3.2 Verilog HDL语言要素 3.3 Verilog HDL基本语句 3.4 Verilog HDL门元件和结构描述 3.5 仿真验证 3.6 可综合性描述 3.7 设计实例 3.2 Verilog HDL语言要素 3.2.1 基本语法定义 3.2.2 数据类型 3.2.3 运算符 3.2.4 编译向导 3.2.5 系统任务与系统函数 3.2.1 基本语法定义 Verilog HDL源代码的基本语法元素构成： 空白部分（White space） 注释（Comment） 标识符（Identifier） 关键字（Keyword） (1)空白部分（White space） 空白符包括空格，TAB键，换行符以及换页符。 Verilog HDL的书写自由。 在多行完成的语句可以写到一行长，甚至于在一行内完成一个模块的描述也是可能的。 从软件工程角度看，为提高可读性，力求代码错落有致。 (2) 注释 (Comment) 在代码中添加注释行可以提高代码的可读性和可维护性。Verilog HDL中注释行的定义与C语言完全一致，分为两类： 第一类是单行注释，以“//”开始到本行行末结束，不允许续行。 第二类是多行注释，以“/*”开始，以“*/”结束。可以跨越多行，但是中间不允许嵌套。 (3) 标识符 Verilog HDL标识符与C语言等一样。 一般说来，Verilog HDL中的标识符有普通标识符、转义标识符。 普通标识符的命名规则是： （1）必须由字母（a?z，A?Z)或者下划线开头，字母区分大小写； （2）后续部分可以是字母、数字、下划线或$； （3）总长度要小于1024个字符串的长度； 合法的普通标识符举例如下： sdfj_kiu // 允许在标识符内部包含下划线 _sdfji // 允许以下划线开头 转义标识符 转义标识符指以反斜杠“\”开头，以空白符结尾的任意字符串序列。空白符可以是一个空格、一个TAB键、一个制表符或者一个换行符等。转义字符本身没有意义，如 转义标识符: \n \t \\ \” \sfji // 与“sfji”等价 \23kie // 可以以任意可打印的字符开头 标识符的第一个字符不能够是“$”，因为在Verilog HDL中，“$”专门用来代表系统命令 (4)关键字 Veriog HDL定义约有98个专用词. 用户命名时避免使用. 全部为小写. 其中常用的有： always module endmodule assign reg and begin end for case or function input output parameter wait if else while 3.2.2 数据类型 Verilog HDL的数据类型分为常量和变量，在程序运行过程中常量的值是保持不变的，Verilog HDL有整型、实型和字符型三种常量。Verilog HDL的变量分为线型和寄存器型两种，两者在驱动方式、保持方式和对应的硬件实现都不相同。这两种变量在定义时要设置位宽，缺省值为一位。 常用的数据类型：常量、参数常量、线型变量和寄存器型变量，以及存储器的定义方式。其他数据类型可以参考Verilog HDL语法手册。 常用的数据类型： 1 数值（Number ） 2 常量(Constants) 3 参数（Parameters） 4 线型变量（Nets） 5 寄存器型变量（Registers） 6 存储器（Memories） （1）整数(Integers) Verilog HDL的整数可以是十进制、十六进制、八进制或二进制。 整数定义的格式为： 位宽’基数数值 位宽：指所要表示的整数用二进制展开时所需要的二进制位的位数。 基数：用b(B), o(O) ,d(D), h(H)分别表示二进制、八进制、十进制和十六进制。基数缺省默认为十进制数。 8 ’ b1100_0001, 8h3F 数值：是由基数所决定的。 如果基数定义为b或B，数值可以是0, 1, x(X), z(Z)。对于基数是d或D的情况，数值符可以是从0到9的任何十进制数，但不可以是X或Z。举例如下： 15 （十进制15） h15 (十进制21,十六进制15) 5b10011 (十进制19,二进制10011) 12h01F (十进制31,十六进制01F) b01x (无十进制值,二进制01x) 需要注意如下内容： （1）数值常量中的下划线“_”是为了增加可