EDA基础与应用 教学课件 作者 于润伟 EDA技术项目教程3.pptVIP

EDA技术项目教程 主编：于润伟 第3章 VHDL硬件描述语言 本章要点 VHDL语言的数据结构 VHDL语言的并行语句 VHDL语言的顺序语句 VHDL程序设计 3.1 概述 标识符的命名规则如下： （1）由26个英文字母、数字0~9及下划线“_”组成。 （2）第一个字符必须以字母开头。 （3）下划线不能连用，最后一个字符不能是下划线。 （4）对大小写字母不敏感（英文字母不区分大小写）。 3.1.1 VHDL的基本结构 --库和程序包部分 LIBRARY IEEE； --IEEE库 USE IEEE.STD_LOGIC_1164.ALL； --调用IEEE库中STD_LOGIC_1164程序包 --实体部分 ENTITY notA IS --实体名为 notA PORT （ --端口说明 a：IN STD_LOGIC； --定义端口类型和数据类型 y：OUT STD_LOGIC）； END notA； --实体结束 --结构体部分 ARCHITECTURE inv OF notA IS --结构体名为 inv BEGIN y = NOT a； --将a取反后赋值给输出端口y END inv； --结构体结束 3.1.2 库和程序包 1．库 LIBRARY 库名 ； 常用的库有IEEE库、STD库和WORK库。 2．程序包 调用程序包的通用模式为：USE 库名.程序包名.ALL； 例如调用STD_LOGIC_1164程序包中的项目需要使用以下语句： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； 3.1.3 VHDL的实体 实体的格式如下： ENTITY 实体名 IS [GENERIC（类属说明）] [PORT（端口说明）] END [ENTITY] 实体名； 1．类属说明 GENERIC（常数名1：数据类型1：= 设定值1； ……； 常数名n：数据类型n：= 设定值n）； 2．端口说明 PORT（端口信号名1：端口模式1 数据类型1； ……； 端口信号名n：端口模式n 数据类型n）； 3.1.4 VHDL的结构体 一个实体中可以有一个结构体，也可以有多个结构体，但各个结构体不应有重名， 其格式如下： ARCHITECTURE 结构体名 OF 实体名 IS [结构体说明部分；] BEGIN 功能描述语句； END [ARCHITECTURE] 结构体名； 3.1.5 VHDL的特点 1．VHDL语法规范标准 2．与工艺无关 3．易于ASIC移植 4．上市时间短成本低 5．不具有描述模拟电路的能力 6．综合工具生成的逻辑实现有时并不最佳 7．EDA工具的不同导致综合质量的不同 3.1.6 VHDL的开发流程 1．系统分析 2．确定电路具体功能 3．划分模块编写程序 4．VHDL程序模拟 5．综合优化和布局布线 6．布局布线后的程序模拟 7．生成器件编程文件 8．进行器件编程 3.2 VHDL的数据结构 3.2.1 数据对象 1．常量 CONSTANT 常量名[，常量名…]：数据类型：= 表达式； 2．变量 VARIABLE 变量名[，变量名…]：数据类型 [约束条件] [：= 表达式]； 3．信号 SIGNAL 信号名[，信号名…]：数据类型 [约束条件] [：= 表达式]； 3.2.2 数据类型 1．STANDARD程序包中预定义的数据类型 （1）整数类型（INTEGER） （2）自然数（NATURAL）和正整数（POSITIVE）类型。 （3）实数（REAL）类型。 （4）位（BIT）类型。 （5）位向量（BIT_VECTOR）类型。 （6）布尔（BOOLEAN）类型。 （7）字符（CHARACTER）类型。 （8）字符串（STRING）类型 （9）时间（TIME）类型。 （10）错误等级（SEVERITY LEVEL）类型。 2