EDA基础与应用 教学课件 作者 于润伟 EDA技术项目教程4.pptVIP

EDA技术项目教程 主编：于润伟 第4章 数字系统设计入门 本章要点 逻辑电路设计 QuartusⅡ软件的应用 VHDL程序设计 4.1 数据比较器 4.1.1 同比较器 1．题目要求 利用QuartusⅡ软件的图形输入方式，设计一位二进制数字的同比较器，完成编译和波形仿真后，下载到实验平台验证电路功能。 2．电路设计 设输入的两个二进制数分别为A、B，用Y表示比较结果。若两数相等，输出1；两数不等输出0。 3．建立项目 （1）在计算机的F盘，建立文件夹F:\ EXAM411作为项目文件夹，项目名为COMPA、顶层设计文件名也为COMPA。 （2）启动QuartusⅡ，单击【Create a New Project】按钮打开新项目建立向导，在新项目建立向导对话框中分别输入项目文件夹、项目名和顶层设计文件名。 （3）由于采用图形输入方式，在添加文件对话框的File name中输入COMPA.bdf，然后单击【Add】按钮，添加该文件。 （4）在器件设置对话框中选择ACEX1K系列的EP1K30TC144-1芯片；在EDA工具设置对话框中选择None，使用QuartusⅡ自带的工具。 （5）单击【Finish】按钮，关闭新项目建立向导。注意：软件的标题栏必须变为F:/ EXAM411/ COMPA- COMPA。 4．编辑与编译 （1）编辑。单击File→New选项，选中Block Diagram/Schematic File，单击【OK】按钮，打开图形编辑器窗口。 （2）打开图形文件编辑窗口，根据同比较器的逻辑表达式，依次输入1个XNOR（同或门）、2个INPUT （输入管脚）和1个OUTPUT（输出管脚）。 将此图形文件按默认名称（即COMPA），保存在EXAM411文件夹下。 （3）编译。单击Processing→Start Compilation选项，启动全程编译。如果设计中存在错误，可以根据Massage-Compiler窗口所提供的信息进行修改，重新编译，直到没有错误为止。 5．波形仿真 （1）单击File→New选项，选中Vector Waveform File选项，单击【OK】按钮，建立波形输入文件。 （2）单击Edit→End Time选项，设定仿真时间为2微秒；单击Edit→Grid Size选项，设定仿真时间周期为40纳秒。将波形文件以默认名存入文件夹F:\ EXAM411文件夹下。 （3）单击View→Utility Windows→Node Finder选项，加入元件管脚；调整波形坐标间距后，利用波形编辑按钮，分别给输入管脚编辑波形。 （4）单击Processing→Start Simulation选项，启动仿真器。 4．编辑与编译 （1）单击Assignments→Assignments Editor选项，出现配置编辑器窗口，单击Category输入框右侧的下拉按钮，从中选择Pin选项。根据使用实验箱的具体情况锁定管脚。 （2）再次编译成功后，就可以将锁定的管脚信息加入到设计文件中。 （3）使用电缆将计算机和实验箱连接，接通实验箱电源。单击Tools→Programmer选项，在编程窗口中进行硬件配置，可选择LPT1接口输出的ByteBlasterMV or ByteBlasterⅡ硬件类型，编程方式选中JTAG编程方式。 （4）在编程窗口中，单击选中COMPA.sof文件，再单击【Start】按钮，即可开始对芯片编程。 4.1.2 大小比较器 1．题目要求 利用QuartusⅡ软件的图形输入方式，设计一位二进制数字的大小比较器，完成编译和波形仿真后，下载到实验平台验证电路功能。 2．电路设计 设输入的两个二进制数分别为A、B，用Y表示比较结果。若AB，则Y1=1、Y2=0、Y3=0；若A=B，则Y1=0、Y2=1、Y3=0；若AB，则Y1=0、Y2=0、Y3=1。 4.2 加法器的设计 4.2.1 半加器 只考虑两个加数本身的相加，不考虑来自低位的进位，这样的加法运算称为半加，实现这种运算的逻辑电路称为半加器。半加器可对两个一位二进制数进行加法运算，同时产生进位。 1．题目要求 利用QuartusⅡ软件的图形输入方式，设计一位二进制半加器，完成编译和波形仿真后，下载到实验平台验证电路功能。 2．电路设计 设半加器的输入端为A（被加数）和B（加数）；输出端为S（和）和C（进位）。 4.2.2 全加器 不仅考虑两个一位二进制数的相加，而且还考虑来自低位进位的运算电路，称为全加器。全加器有3个输入端、2个输出端。 1．题目要求 利用QuartusⅡ软件的图形输入方式，设计一位二进制全加器，完成编译和波形仿真后，下载到实验平台验证电路功