EDA 与数字系统设计 第2版 教学课件 作者 李国丽 等编著 CH2 ch2 3.pptVIP

第二章 VHDL硬件描述语言 2.1 VHDL概述 2.2 VHDL的数据类型和数据对象 2.3 VHD设计的基本语句 2.4 VHDL高级语句 2.5 VHDL设计实例 2.3 VHD设计的基本语句 2.3.1并行信号赋值语句 2.3.2 条件赋值语句，WHEN-ELSE 2.3.3 选择信号赋值语句，WITH-SELECT 2.3.4 块（BLOCK）语句 2.3.5 IF-ELSE语句 2.3.6 CASE-WHEN语句 2.3.7 FOR-LOOP语句 VHDL常用语句可以分为两大类并行语句和顺序语句。顺序语句必须放在进程中，顺序语句的执行方式按照语句的前后排列的方式顺序执行的。结构体中的并行语句总是处于进程的外部，所有并行语句都是一次同时执行的，与他们在程序中排列的先后次序无关。 2.3.1并行信号赋值语句 信号赋值语句的功能是将一个数据或一个表达式的运算结果传送给一个数据对象，这个数据对象可以是内部信号，也可以是预定义的端口信号。 在进程中的信号赋值语句属于顺序语句，而在结构体中进程外的信号赋值语句则属于并行语句。 2.3.1并行信号赋值语句 例2-3-1用并行信号赋值语句描述逻辑表达式是Y=AB+C?D的电路。 ENTITY loga IS PORT ( A, B, C, D : IN BIT; Y : OUT BIT ); END loga; --定义A，B，C，D是输入端口信号，Y是输出端口信号 ARCHITECTURE stra OF loga IS SIGNAL E : BIT; --定义E是内部信号 BEGIN Y =(A AND B) OR E; --以下两条并行语句与顺序无关 E =C XOR D; END stra; 2.3.2 条件赋值语句，WHEN-ELSE 条件赋值语句语法格式为： 信号Y= 信号A WHEN 条件表达式1 ELSE 信号B WHEN 条件表达式2 ELSE ... 信号N； 在执行WHEN-ELSE语句时，先判断条件表达式1是否为TRUE，若为真，Y=信号A，否则判断条件表达式2是否为TRUE，若为TRUE，Y=信号B，依次类推，只有当所列的条件表达式都为假时，Y=信号N。 2.3.2 条件赋值语句，WHEN-ELSE 例2-3-2用条件赋值语句WHEN-ELSE实现的四选一数据选择器 ENTITY mux4 IS PORT( a0, a1, a2, a3 :IN STD_LOGIC; s :IN STD_LOGIC_VECTOR (1 DOWNTO 0); y :OUT STD_LOGIC ); END mux4; ARCHITECTURE archmux OF mux4 IS BEGIN y = a0 WHEN s = “00” else --当s=00时，y=a0 a1 WHEN s = “01” else --当s=01时，y=a1 a2 WHEN s = “10” else --当s=10时，y=a2 a3; --当s取其它值时，y=a2 END archmux; 2.3.3 选择信号赋值语句，WITH-SELECT 语法格式为： WITH 选择信号X SELECT 信号Y= 信号A WHEN 选择信号值1, 信号B WHEN 选择信号值2, 信号C WHEN 选择信号值3, ... 信号Z WHEN OTHERS； WITH-SELECT语句不能在进程中应用，通过选择信号X的值的变化来选择相应的操作。当选择信号X的值与选择信号值1相同时，执行Y=信号A，当选择信号X的值与选择信号值2相同时，执行Y=信号B，只有当选择信号X的值与所列的值都不同时，才执行Y=信号Z。 2.3.3 选择信号赋值语句，WITH-SELECT 采用选择信号赋值语句WITH-SELECT实现的四选一数据选择器结构体： ARCHITECTURE archmux OF mux4 IS BEGIN WITH s SELECT y = a0 WHEN “00”, a1 WHEN “01”, a2 WHEN “10”, a3 WHEN OTHERS; END archmux; 2.3.4 块（BLOCK）语句 块语句可以看作是结构体中的子模块，它把实现某一特定功能的一些并发语句组合在一起形成一个语句模块。利用多个块语句可以把一个复杂的结构体