实用EDA技术与VHDL教程 教学课件 作者 赵岩 林白 王志强 第1章 绪论.pptVIP

通用目的布线资源主要包括以下几个部分： （1）与每一个CLB相邻的GRM，它是一个用来对水平和垂直布线资源进行连接的开关矩阵，同时也是CLB接入到通用目的布线资源的一种方式。 （2）用来将GRM信号布线到相邻的GRM周围的24条单长线。 （3）用来将GRM信号布线到相距6块GRM距离的任意GRM周围的96条缓冲的十六进制线，其中三分之一的十六进制线是双向的，而其余的则是非双向的。 （4）用来快速有效地分配信号的12条长线，它们是带有缓冲的双向线。 在FPGA器件的内部结构中，一些类型的信号需要采用专用的布线资源以提高其具体的性能。 在Spartan-II系列和Spartan-IIE系列的FPGA器件中，专用布线资源可以用来为以下两种类型的信号提供相应的布线： （1）用来提供给片上三态总线的水平布线资源。这里，CLB的每一行中含有4条分离的总线，因此允许一行中的复合总线布线，如图1-47所示。 图1-47 与专用垂直总线相连的BUFT （2）FPGA器件的每一个CLB中有两个专用的布线网格，它们的功能是将进位信号与相邻的CLB垂直相连。 一般来说，全局布线资源主要用来对时钟信号和器件中其他有大扇出的信号进行相应的布线。 Spartan-II系列和Spartan-IIE系列的FPGA器件包括两级全局布线资源，它们分别是主全局布线资源和次全局布线资源。 （1）主全局布线资源包括与专用输入引脚相连的4个专用全局网络，它们的功能是用来驱动低摆率的高扇出时钟信号。 每一个全局时钟网络可以驱动所有的CLB、IOB和块状RAM的时钟信号引脚；主全局网络只能由全局缓冲器驱动，FPGA器件中有4个全局缓冲器分配给相应的主全局网络。 （2）次全局布线资源包括24条骨干线，其中12条位于器件的顶部，而另外12条则位于器件的底部。 通过这些骨干线，每一列可以有多达12个单一信号能够通过这些列中的12条长线来进行分配。 由于次全局布线资源不仅仅可以对时钟引脚进行布线，因此它比主全局布线资源更加灵活。 图1-48 典型的全局时钟分配网络 4．数字延迟锁相环（DLL） 5．块状RAM 图1-49 双端口的块状RAM Spartan-II器件 块状RAM的数目 块装RAM的容量 XC2S15 4 16k XC2S30 6 24k XC2S50 8 32k XC2S100 10 40k XC2S150 12 48k XC2S200 14 56k 表1-6 Spartan-II系列的块状RAM数量 Spartan-IIE器件 块状RAM的数目 块装RAM的容量 XC2S50E 8 32k XC2S100E 10 40k XC2S150E 12 48k XC2S200E 14 56k XC2S300E 16 64k XC2S400E 40 160k XC2S600E 72 288k 表1-7 Spartan-IIE系列的块状RAM数量 经过相应的计算，可以得出M个输入项的逻辑函数可以由一个2M位容量的SRAM实现。 在相应的查找表结构中，函数值存放在SRAM中，SRAM的地址线起输入线的作用，地址即输入变量值；SRAM的输出为逻辑函数值，由连线开关实现与其他功能块的连接。 为了加强查找表逻辑块的功能，大多数芯片制造商对基本查找表的结构进行了改进，出现了多种查找表的变形。 例如，Xilinx公司的XC系列FPGA中的查找表结构有多种类型： （1）XC2000系列的逻辑块是由4输入/1输出的查找表构成的，可以实现任何4输入变量的逻辑函数。 （2）XC3000系列的逻辑块是由5输入/1输出的查找表构成的，而且可以配置成两个4输入的查找表形式。在输入项数目少于5个的情况下，可以更好地利用器件资源。 （3）XC4000系列的逻辑块采用两个4输入查找表和一个3输入查找表组成，由4输入查找表接到3输入查找表的多层结构来构成逻辑单元。两个查找表之间采用固定连接，这样既可以增加输入数目，又可以减少速度上的损失。 （4）XC5200系列由四个4输入查找表构成四个独立的逻辑单元，一对逻辑单元可以组合成一个5输入的查找表。 图1-39 XC2000系列中CLB的电路结构 1.6.2 多路开关结构 通常，多路开关结构FPGA的可编程逻辑单元的主体是一种可配置的多路开关，利用多路开关的特性，可以对多路开关的输入和选择信号进行配置，从而可以实现不同的逻辑功能。