实用EDA技术与VHDL教程 教学课件 作者 赵岩 林白 王志强 第4章 有限状态机设计.pptVIP

如果状态机在状态continue下，注释X/01表示无论in1为何值都会回到状态start，且输出outl?=?0，out2?=?1。 由于转换一定会发生，所以称为无条件转换。 可以用上一节的经典设计方法来设计一个电路，以实现图4-6所示的状态机。 （1）定义问题。 （2）画出状态图。 （3）做出状态列表。 当 前 状 态 输 入 下 一 状 态 同 步 输 入 输 出 Q in1 Q JK out1 out2 0 0 1 1X 1 0 0 1 0 0X 0 0 1 0 0 X1 0 1 1 1 0 X1 0 1 表4-3 图4-6状态图的状态列表 （4）写出每个当前状态/输入组合的输出值。 （5）简化每个输出和同步输入的布尔表达式。 J = ； ? K = 1； ? out1 = ； ? out2 = 。 （6）用第（5）步中的布尔表达式画出所需的逻辑电路。 图4-7 图4-6状态机的电路图 图4-8 带同步输出功能的状态机 4.4 状态机的无用状态处理 一个有5个状态的状态机需要3个状态变量，而有3个状态变量的状态机最多有8个状态可用，因此留下3个无用。 这种状态机的状态转移图如图4-9所示。 图4-9 双脉冲生成器的状态图 对无用的状态有两种处理方法： （1）不管这些状态； （2）在状态转移图中给无用状态分配确定的目的地。 图4-10 带无用状态的双脉冲生成器的状态图 4.5 用状态机设计多通道A/D转换 图4-11 A/D转换电路图 第4章 有限状态机设计 状态机 4.1 不带控制输入的状态机 4.2 带控制输入的状态机 4.3 状态机的无用状态处理 4.4 用状态机设计多通道A/D转换 4.5 4.1 状态机 对于不同类型的状态机，其输出可以由当前状态确定，也可以由当前以及下一些状态共同来确定。 图4-1所示为一个Moore状态机的框图。 图4-1 Moore状态机 Moore状态机的输出只由状态机存储部分的当前状态来确定。 其输出可能直接连到内部触发器的输出Q或者是输出Q之后再经过一个译码器电路。 由于只有当状态机内部的状态变量变化时，输出才变化，所以Moore状态机的输出系统时钟同步。 图4-2所示为一个Mealy状态机的框图。 Mealy状态机的输出来自状态机的组合（控制）逻辑部分和时序(存储)逻辑部分。 当组合逻辑电路输入变化到和时钟相位不同时，状态机输出可以异步变化。 图4-2 Mealy状态机 4.2 不带控制输入的状态机 序 号 Q2Q1Q0 1 000 2 001 3 011 4 010 5 110 6 111 7 101 8 100 表4-1 3位格雷码序列 格雷码通常在需要将单比特误码降到最小的时候使用。 一个状态机的典型设计步骤为： （1）定义问题； （2）画出状态图； （3）画出一个列出所有可能当前状态、输入、下一状态和输出的状态列表，以二进制方式列出当前状态和输入； （4）用触发器的激励表来确定在什么状态下，触发器的同步输入会使电路从每个当前状态变化到其下一状态，下一状态是由其输入和当前状态变量共同决定的； （5）写出每个当前状态/输入组合的输出值，输出变量是由其输入和当前状态变量共同决定的； （6）简化每个输出和同步输入的布尔表达式，由布尔表达式画出所需的逻辑电路。 下面按照此步骤来设计3位格雷码计数器。 将这些步骤做一些改动，因为计数器里除时钟外没有其他输入，所以输入和输出需要单独设计。 （1）定义问题。 （2）画出状态图。 （3）列出状态表。 图4-3 3位格雷码计数器的状态转移图 当前状态 Q2Q1Q0 下一状态 Q2Q1Q0 同步输入 D2D1D0 000 001 001 001 011 011 011 110 110 010 010 010 110 000 000 111 100 100 101 111 111 100 101 101 表4