实用电工电子技术 国家级精品课配套教材 教学课件 作者 曾照香 王光亮 主编 第10章.pptVIP

A B F 0 0 1 1 1 0 0 1 1 0 1 1 CMOS电路的优点： １、静态功耗小。 ２、允许电源电压范围宽（3?18V）。 3、扇出系数大，抗噪容限大。 符号 低电平起作用 A B F EN E 功能表 E=1 E=0 3. 三态输出与非门 符号 功能表 高电平起作用 A B F EN E ０ １ ０ 三态门主要作为TTL电路与总线间的接口电路 用途： E1、E2、E3分时接入高电平 E1 E2 E3 公用总线 A B EN A B EN A B EN 10.3.3 对集成门电路输入、输出端的处理 1. 多余输入端的处理： TTL： 悬空（易引入干扰） 直接接+UCC 通过合适电阻接+UCC CMOS： 直接接+UDD 不许悬空！ 2、输出端的连接： （三态门、OC门除外） 输出端不能并联！ 输出端不能接地！ 输出端不能直接接电源！ ！ 3、输入电压范围： ui UCC（ UDD）+0.5V -0.5V ≤ ≤ 4、供电电源的选用： TTL： UCC=5~5.5V 对电源要求高 CMOS： UDD=3~18V 对电源适应范围宽 概述 逻辑电路 组合逻辑电路 时序逻辑电路 当前的输出仅取决于当前的输入 除与当前输入有关外还与原状态有关 10.4 组合逻辑电路的分析与设计 3、列出输入输出状态表并得出结论。 10.4.1 组合逻辑电路分析 分析步骤： 电路 结构 输入输出之间的逻辑关系 1、由给定的逻辑图写出逻辑关系表达式。 4、根据输入输出状态表判断逻辑功能。 2、运用逻辑代数对逻辑式进行化简或变换。 分析下图的逻辑功能。 A B F 例2 状态表 相同为“0” 不同为“1” 异或门 =1 F=AB+AB 分析下图的逻辑功能。 A B F 1 1 例3 状态表 相同为“1” 不同为“0” 同或门 =1 F=AB+AB 分析下图的逻辑功能。 2 3 4 A M B 1 F =1 0 1 被封锁 1 1 例4 2 3 4 A M B 1 F =0 1 0 被封锁 1 控制门 10.4.2 组合逻辑电路设计 任务要求 最简单的逻辑电路 1、指定实际问题的逻辑含义，列出逻辑状态表。 分析步骤： 2、根据状态表，写出逻辑式。 3、用逻辑代数对逻辑式进行化简或变换。 4、根据化简、变换后的逻辑式画出逻辑图。 设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。 三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。 2)、根据题意列出逻辑状态表。 解： 1)、首先指明逻辑符号取“0”、“1”的含义 例5 逻辑状态表 A C B F 0 0 0 0 1 0 0 0 1 0 1 1 1 0 0 1 1 0 1 0 1 1 1 1 0 0 0 0 1 1 1 1 3)根据状态表，写出逻辑式 A B C B A C C B A B C A F= + + + 4)化简逻辑式 A B C B A C C B A B C A F= + + + B C A + B C A + A B C B A C C B A + + B C A + = = A B C + + C B A B C A + B C A + B C A B A C + = + A B C + ) (A + B A C + ) (B A C B + ) (C = B C + + A C A B 5)根据逻辑表达式画出逻辑图 ?1 A B B C F A B C F 若用与非门实现 设计一个二进制 加法器 1 1 0 1 1 0 0 1 + 如：A=1101, B=1001, 计算A+B 0 1 1 0 1 0 0 1 1 进位信号 和 二进制加法运算的基本规则： （2）最低位是两个最低位数的叠加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被加数和低位来的进位信号。 （4）任何位相加都产生两个结果：本位和、向高位的进位信号。 （1）逢二进一。 例6 （1）半加器 半加运算不考虑从低位来的进位 A---加数；B---被加数；S---本位和；C---进位。 逻辑状态表 用与非门实现 画出逻辑图 由逻辑式知，需七个门 A B 1 1 1 S C 化简后，可得 S A B 1 C 用异或门构成 逻辑符号 =1 A B S C A B C S ? CO （2）全加器 ai---加数；bi---被加数；ci-1---低位的进位；si---本位和；ci---进位。 逻辑图 把相应的逻辑关系用逻辑符号和连线表示出来。 A B C D ?1 F F=AB+CD 逻辑状态表 将