模拟与数字电路 教学课件 作者 宁帆 张玉艳 第7章组合逻辑电路.pptVIP

第7章组合逻辑电路 7.1组合逻辑电路概述 7.2SSI构成的组合逻辑电路的分析和设计 1.2.1PN结的形成 1.2.2PN结的单向导电性 1.2.3温度对伏安特性的影响 1.2.4PN结的反向击穿 1.2.5PN结的电容效应 7.2.1组合逻辑电路的分析 7.2.2组合逻辑电路的设计 7.3常用的中规模组合逻辑电路的分析 7.3.1编码器 7.3.2译码器 7.3.3数据分配器和数据选择器 7.3.4数值比较器 7.3.5算术运算电路 7.3.6奇偶校验器/发生器 7.3.1编码器 7.3.2译码器 7.3.3数据分配器和数据选择器 7.3.4数值比较器 7.3.5算术运算电路 7.3.6奇偶校验器/发生器数字信息 7.4用MSI设计组合逻辑电路 *7.5组合逻辑电路中的竞争—冒险 7.5.1产生竞争—冒险的原因 7.5.2检查竞争—冒险的方法 7.5.3消除竞争—冒险的方法 7.5.1产生竞争—冒险的原因 7.5.2检查竞争—冒险的方法 7.5.3消除竞争—冒险的方法 小结 图7-4-2例7-4-2逻辑电路图 图7-4-3例7-4-3逻辑电路图 图7-4-3所示为用四选一数据选择器实现该函数的逻辑图。 上面的设计采用的是对照法，即把欲实现的组合逻辑函数变换成与数据选择器的输出函数表达式相对应的形式，然后通过两式的对照，以确定数据选择器的数据输入端应接入的变量。 但是，当函数的变量数较多时，对照法就显得十分不方便。 下面将通过实例介绍一种比较方便、直观的设计方法——卡诺图法。 图7-4-4例7-4-4的卡诺图 解 当八选一数据选择器的使能端有效时，由表7-3-9 八选一数据选择器的逻辑功能表可直接得到八选一数据选择器的卡诺图，如图7-4-4所示。 欲实现的组合逻辑函数为四变量的逻辑函数，选定输入变量A 、B、C，作出含有变量D的Y函数卡诺图。 首先列出三变量A 、B、C为输入变量，输出Y中含有变量D的真值表，如表7-4-1所示。 表7-4-1输入输出 据表7-4-1得到Y函数卡诺图，如图7-4-5所示。 图7-4-5例7-4-4的卡诺图 则数据选择器的输出函数表达式为所需要的逻辑函数Y。 图7-4-6为用八选一数据选择器实现该函数的逻辑图。 图7-4-6例7-4-4逻辑电路图 例7-4-5试用中规模组件译码器和数据选择器实现两个4位二进制码的数码比较器，判别两个4位二进制码是否相等。 解因为要实现4位二进制数码的比较，所以可以使用一片4线—16线译码器和一片十六选一数据选择器，其逻辑电路如图7-4-7所示。 图7-4-7例7-4-5逻辑电路图 加法器的基本功能是实现二进制数的加法，如果要实现的组合逻辑函数能变换成输入变量与输入变量相加的形式，或输入变量与常量相加的形式，这时用加法器实现非常方便。 3.用加法器实现组合逻辑函数 例7-4-6设计将8421BCD码转换成余3BCD码的代码转换电路。 解 由题义知，8421BCD码为输入代码，假定为ABCD(从高位到低位)，余3BCD码为输出代码，假定为Y3Y2Y1Y0(从高位到低位)。 根据余3BCD码的特点，Y3Y2Y1Y0和ABCD所代表的二进制数始终相差0011，即十进制数的3，因此也可表示为 Y3Y2Y1Y0=ABCD+0011 故可以选用一片4位加法器74LS283，ABCD作为一组数据输入端，0011作为另一组数据输入端，输出Y3Y2Y1Y0即为余3BCD码，代码转换电路如图7-4-8所示。 图7-4-8例7-4-6逻辑电路图 这种在电路的状态变化过程中，由于传输延迟时间而使组合电路输出波形出现尖脉冲信号（也称电压毛刺）的现象称为组合逻辑电路中的竞争—冒险现象。 我们以图7-5-1（a）为例进行分析。 图7-5-1生产竞争—冒险现象的示意图 由于电路中各个门的传输延迟时间不同，也有可能引起竞争—冒险现象。我们以图7-5-2（a）为例进行分析。 图7-5-2生产竞争—冒险现象的示意图 图7-3-18一位数值比较器的逻辑电路图 可得到两个4位二进制数数值比较器的真值表，如表7-3-11所示。 2.多位数值比较器 表7-3-11 4位数值比较器的真值表 由输出函数逻辑表达式可以画出该4位二进制数数值比较器的输出逻辑电路图，如图7-3-19（a）所示。 该电路就是74LS85 4位二进制数数值比较器的逻辑电路图，图7-3-19（b）为74LS85的逻辑符号图。 图7-3-1974LS85的逻辑电路图及逻辑符号图 1.一位加法器 （1） 半加器 半加，是指只考虑本位两个一位二进制数