TigerSHARC处理器技术及其应用 教学课件 作者 冯小平 第7 9章 第8章.pptVIP

8.1 TS处理器的复位电路设计8.1.1 TS101S的复位方式　　TS101S的上电复位波形比较特殊，在设计复位电路时应引起充分重视。除了可以利用软件复位外，TS101S的硬件复位为两级复位，一是上电复位，一是上电稳定后的任何正常复位。要使TS101S产生正确的复位，必须在TS101S的复位引脚上输入满足复位时序要求的外部复位信号。 图8.1-1 TS101S上电复位时序 图8.1-2 利用TS101S正常复位时序 8.1.2 TS101S处理器复位电路设计　　根据TS101S处理器复位波形的特殊要求，在进行系统设计时，外部复位输入必须满足其时序要求。下面重点讨论TS101S复位的常用电路。　　通常要产生以上波形，既可以利用专用复位芯片实现，也可以通过FPGA编程实现。在一般的信号处理系统中，通常都使用FPGA/CPLD器件进行接口或者逻辑应用，因此可以利用其中的资源实现复位信号设计。 当使用FPGA产生上电复位波形和时序控制时，由于FPGA也有自己的复位和配置过程，所以它和DSP加电过程存在一个次序的问题。上电后，如果CPLD芯片完成配置文件的读入时，DSP仍未上电稳定，则应充分延长复位起始阶段TSTART_LO的低电平时间，避免DSP上电未稳定而FPGA提供的上电复位波形已产生和结束。如果DSP上电稳定快于FPGA芯片配置文件的读入，则不必考虑。此问题在系统设计时应予以充分重视，否则DSP将无法正常工作。 图8.1-3 利用FPGA构成的复位逻辑电路 　　此外，也可以采用专门的复位电路芯片构成满足时序的复位电路。如ADM708S和ADM809-5S等。ADM708S是电源监控芯片，在电源上电、掉电或者电源低于某个门限值的情况下，会在复位引脚上产生复位脉冲，复位脉冲宽度典型值为200 ms。这样，也可以用于DSP复位信号的产生。当然，该ADM708S的输出信号仍然需要经过图8.1-3的处理逻辑，才能连接到DSP的复位引脚上。 　　ADM809-5S与ADM708S的功能类似，也是专门用于多处理器系统中的电源监控芯片，当该芯片上电时，或者电源输入低于某个门限值时，将在输出引脚上产生一个低电平有效的复位信号。通过芯片内部的定时器，低电平能维持50 ms以上，其用法与ADM708S类似。 　　前两种情况属于硬件复位，硬件复位会引起处理器自动进行程序引导。软件复位时，TS处理器只是跳转到复位向量处执行，并且不执行从外部引导程序的操作。　　所谓引导，就是TS处理器在硬件复位的情况下，自动从片外装载程序代码的过程。用户在VisualDSP++下调试程序成功后，就要考虑如何在无仿真器的状态下，把代码加载到TS处理器的片内或片外存储器中。只有一种例外，那就是TS处理器扩展了非易失的外部存储器，而且此外部存储器是32位宽的。复位后TS处理器直接执行外部存储器中的程序代码，这称为“非引导”(no boot)模式。 　　TS处理器支持两类引导模式：主引导(master boot)和从引导(slave boot)模式。在主引导模式下，TS处理器作为主动方，用外部口输出地址、读和BMS等控制信号，从EPROM或FLASH中加载代码。在从引导模式下，TS处理器作为被动方，不向外部输出控制信号，外部主机或其他设备通过TS处理器的主机接口、链路口传送要加载的代码；TS处理器仅仅启动若干DMA，并执行第一个DMA所接收到的加载核。另外，还可以选择“非引导”模式或利用TS处理器的EZ-ICE仿真器通过JTAG口加载程序。　　通过BMS管脚可以将引导模式设置成主引导或从引导模式。在复位期间，如果BMS管脚为低，则选择EPROM或FLASH引导；如果该管脚为高，则TS处理器进入空闲状态，等待主机接口或链路口的引导信号，进入从引导模式。 　　复位后，DMA通道0被自动配置好，DMA相应的两个TCB被初始化，于是从8位的外部引导EPROM地址0开始，把一个256字的程序块传送到内部存储器地址0x00～0xFF。DMA通道0的中断矢量初始化为内部存储器地址0x00。当DMA通道0传送完成时，产生中断，TS处理器开始从0x00执行加载核。然后，加载核通过一种单字DMA传送将后续应用代码和数据加载。最后，加载核启动一个256字的DMA，使其自身被用户应用程序代码覆盖。当该DMA过程完成时，DMA通道0的中断矢量入口地址为内部存储器地址0，用户的应用代码从此地址开始执行。EPROM引导自动使用8→32位的专用打包方式，低位在前，完成对EPROM的DMA读，只有DMA通道0支持该专用打包模式，故EPROM引导过程必须用该通道。另外，内核不能用指令(使BMS有效)访问引导EPROM。对EPROM的每一个读访问，TS处理器需要插入