Verilog HDL数字系统设计——原理、实例及仿真 教学课件 作者 康磊 第8 13章 第11章.pptVIP

Verilog HDL数字系统设计——原理、实例及仿真 教学课件 作者 康磊 第8 13章 第11章.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
    11.1 模??型??机??概??述   CPU是计算机系统中最为重要的组成部分,它在计算机系统中负责信息的处理和控制,因而被人们称为计算机的大脑。CPU和外围设备构成计算机。模型机是一个简单的计算机硬件系统,可以实现计算机的基本功能。   计算机的体系结构可分为两种类型:冯·诺依曼结构和哈佛结构。大多数CPU采用冯·诺依曼结构。   冯·诺依曼结构的处理器使用同一个存储器,经由同一个总线传输,具有以下特点:   (1) 结构上由运算器、控制器、存储器和输入/输出设备组成。   (2) 存储器是按地址访问的,每个地址是唯一的。   (3) 指令和数据都是以二进制形式存储的。   (4) 指令按顺序执行,即一般按照指令在存储器存放的顺序执行,程序的分支由转移指令实现。   (5) 以运算器为中心,在输入输出设备与存储器之间的数据传送都途经运算器。运算器、存储器、输入输出设备的操作以及它们之间的联系都由控制器集中控制。   哈佛结构使用两个独立的存储器模块,分别存储指令和数据,并具有一条独立的地址总线和一条独立的数据总线,具有以下特点:   (1) 每个存储模块都不允许指令和数据并存,以便实现并行处理。   (2) 利用公用地址总线访问两个存储模块(程序存储模块和数据存储模块),公用数据总线则被用来完成程序存储模块或数据存储模块与CPU之间的数据传输。   (3) 地址总线和数据总线由程序存储器和数据存储器分时共用。      11.2 RISC CPU简介 11.2.1 RISC CPU的基本特征   与RISC CPU(Reduced Instruction Set Computer ?CPU,精简指令系统计算机中央处理器)对应的是CISC CPU(Complex Instruction Set Computer CPU,复杂指令系统计算机中央处理器),RISC CPU主要具有以下特点:   (1) 选取一些使用频度较高的简单指令,并用这些简单指令的有效组合来实现较复杂指令的功能。   (2) 指令长度固定,指令格式、寻址方式类型相比CISC CPU要少。   (3) 一般只有取数、存数指令访问存储器,其余类型指令的操作都是在寄存器之间完成的。   (4) ?CPU中设计有多个通用的寄存器,指令执行过程中所需要的数据一般暂时存放于寄存器中,这样有利于提高指令的执行速度。   (5) ?RISC CPU常采用流水线技术,这样大部分指令可在一个时钟周期内完成。若采用超标量和超流水线技术,可使每条指令的平均执行时间小于一个时钟周期。   (6) 控制器采用组合逻辑控制方式,不用微程序控制方式。   (7) 一般采用优化的译码程序。   CPU(Central Processing Unit,中央处理单元)是计算机的核心部件。计算机进行信息处理可分为两个步骤:   (1) 将数据和程序(即指令序列)输入到计算机的存储器中。   (2) 从第一条指令地址开始执行该程序,得到所需结果,结束运行。   CPU的作用是协调并控制计算机的各个部件执行程序的指令序列,使其有条不紊地进行,因此它必须具有以下基本功能:   (1) 取指令。当程序已在存储器中时,首先根据程序入口地址取出一条程序,为此要发出指令地址及控制信号。   (2) 分析指令。分析指令即指令译码,是对当前取得的指令进行分析,指出它要做何种操作,并产生相应的操作控制命令。   (3) 执行指令。根据分析指令产生“操作命令”形成相应的操作控制信号序列,控制运算器、存储器及输入输出设备的动作,实现每条指令的功能,其中包括对运算结果的处理以及下一条指令地址的形成。 11.2.2 RISC CPU的基本构成   RISC CPU主要包括三部分功能:数据存储、数据运算、时序控制。与此对应的硬件也有三大部分:各种寄存器、运算器及控制器。其基本结构如图11.1所示。 图11.1 RISC CPU的基本结构    11.3 RISC CPU指令系统设计   这里设计的是指令字长固定为16位的RISC CPU。该指令系统由32条指令组成,包含了常用各种类型的简单指令,如表11.1所示。   该模型机的数据存储字长也为16位。指令格式固定,操作数寻址方式仅为三种,即大部分指令采用寄存器寻址,仅有访存指令(LOAD/STORE)是采用存储器寻址,另有三条指令涉及到立即数寻址。指令格式类型如图11.2所示。其中OP表示操作码,DR表示目的寄存器地址,SR表示源寄存器地址,IMM表示立即数,OFFSET表示偏移地址。下面分别介绍各类指令的主要功能。 图11.2 指令格式类型   1.算术逻辑类指令   (1) 带进位加法指令(ADC DR, SR)。它的功能是将取自数据寄存器

您可能关注的文档

文档评论(0)

118压缩包课件库 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档