数字电子技术基础 教学课件 毛炼成 谈进 ch5.pptVIP

5.1 基本RS触发器原理 图5-1，由两个与非门交叉连接而构成的基本RS触发器。 基本RS触发器除可用与非门、或非门构成外，现已有集成的基本RS触发器可供选择使用,如CMOS系列的CD4043和CD4044都是三态R-S电路，每个集成芯片中都含有4个相同的基本RS触发器，CD4043是高电平输入有效，CD4044是低电平输入有效。CC4043逻辑图和逻辑符号如图5-3所示。图中EO=0，输出为高阻，EO=1，4 个R-S输出有效。  5.2.1 时钟控制RS触发器(同步RS触发器) 基本RS触发器的输出状态受输入信号直接控制，不仅抗干扰能力差，而且不能实现与数字系统中其他电路的同步操作，在许多应用场合非常不便。 采用时钟控制的脉冲触发，可在一定程度上解决与系统的同步问题。这种触发器在时钟控制信号的整个作用时间内，均能根据输入信号改变它的输出状态，所以也称同步RS触发器。时钟控制信号简称为时钟信号，用CP表示。 同步RS触发器结构如图5-4 (a)所示， 符号如图5-4 (b)所示。在基本RS触发器的基础上增加了两个控制门G3和G4，G3和G4同时受控制信号CP的作用。 但有两点应引起注意：一是和基本RS触发器一样，必须严格遵守输入信号的约束，即R、S不能同时为1，否则同样会带来状态不定的问题；二是在CP=1的整个期间，输入信号都会直接影响输出，会