数字逻辑设计与VHDL描述 第2版 教学课件 作者 徐惠民 安德宁第一章 第一章.pptVIP

  • 9
  • 0
  • 约2.13千字
  • 约 18页
  • 2017-08-18 发布于广东
  • 举报

数字逻辑设计与VHDL描述 第2版 教学课件 作者 徐惠民 安德宁第一章 第一章.ppt

北京邮电大学 huimin@bupt.edu.cn 进位计数制 1.1.1基数和权 进位计数制是以表示计数符号的个数来命名的。我们称计数符号的个数为基数,用符号r来表示。 十进计数制的基数就是r=10。 同一计数符号处在不同数位,代表的数值不同。我们把各个数位的位值,称为进位计数制各位的权。 整数第i位的权是ri-1 ,小数后第m位的权是r-m。 进位计数制 一个r进制数(N)r的按权展开多项式可以表示为: 进位计数制 1.1.2 2n进制数之间的转换 1. 二进制数和八进制数之间的转换 二进制数要转换为八进制数时,只要将二进制数整数部分自右向左每三位分为一组,最后不足三位时左边用0补足;小数部分则自左向右每三位分为一组, 最后不足三位时右边用0补足。再把每三位二进制数对应的八进制数码写出即可。 ( 11101.1101 )2 = ( 35.64 )8 进位计数制 2. 二进制数和十六进制数之间的转换 要将二进制数要转换为十六进制数时,只要将二进制数整数部分自右向左每四位分为一组,最后不足四位时左边用0补足;小数部分则自左向右每四位分为一组, 最后不足四位时右边用0补足。再把每四位二进制数对应的十六进制数码写出即可。 ( 11101.1101 )2 = ( 1D.D )16 (6F.A8)16 = ( 1101111.10101) 2 进位计数制

文档评论(0)

1亿VIP精品文档

相关文档