第16章 高性能微理器的先进技术及典型结构.pptVIP

第 16 章 高性能微处理器的先进技术 及典型结构 本章主要内容 高性能微处理器的先进技术 高性能微处理器的典型结构 16.1 高性能微处理器所采用的先进技术 16.1.1　流水线中的“相关”及其处理技术 流水线技术是实现多条指令并行执行的重要技术。现在，它已成为建造高速CPU的一项基本实现技术。 流水级数为n的流水线，在理想情况下可以使处理器性能提高n倍。但是，在实际中，有一些情况会阻止指令流中的下一条指令在预定的时钟周期内执行，这种情况称为指令间的“相关”(dependency)或“险态”(hazard)。 指令间的“相关”会造成流水线的停顿，使指令不能连续不断地进入流水线，其结果是降低了流水线的工作效率。 指令间的“相关”是指后面一条指令需要等前面一条(或几条)指令的执行结果，或者要等前面的一条(或几条)指令用完它们所需要的硬件资源(如存储器)后才能执行完。也就是说，后面一条指令必须等待前面一条(或几条)指令流过流水线后才能执行完。 指令间的“相关”可分为：结构相关、数据相关和控制相关。 下面分别说明这三种“相关”的不同特性、产生原因及处理方法。 1. 结构相关 结构相关(structural dependency)亦称资源相关。它是指令流水线中在不同流水级(stage)上重叠执行的指令之间争用同一硬件资源时所产生的相关。例如，在流水线执行过程中出现访问存储器冲突