数字集成电路实验.docVIP

第二次实验课 反相器(下) 2.3 分析如下电路 上面的电路用两种方式实现了反相器。左图只使用了NMOS，右图则使用了CMOS（NMOS和PMOS）。ΦF=-0.3V。试完成： 仿真得到两个电路的VTC图形。 解：两个电路VTC图形如图1所示. 图1 两个电路VTC特性图 计算两种电路的VOH，VOL及VM。可参考波形确定管子的工作状态。 解：首先计算位于左边的电路： （1）当输入Vin 为低电平时，下面NMOS晶体管截止，上面NMOS晶体管导通，由于受阈值电压影响，VOH 不能达到VDD 。 故VOH =VDD－VTN =2.5－0.43=2.07V （2）当输入Vin 为高电平时，下面NMOS晶体管导通，上面NMOS晶体管也导通，参考（1）的VTC曲线可知，此时M1是线性工作区，假设M2是速度饱和，则M2电流 M1电流 令得Vout =0.26V， 所以VOl=Vout =0.26V（参照（1）中VTC曲线，可知VOl 也在0.25V左右）。 （3） 计算VM 时，我们假设两个晶体管都处于速度饱和，且VM = Vin= Vout , , 令可得：VM =1.26V。 随后计算右边的电路 由于右边是标准ＣＭＯＳ电路，可以直接按公式求得， 于是 VOH =VDD=2.5Ｖ, VOl =0Ｖ, 其中 于是＝1.038V（由(1)的传输特性曲线得到＝1.12V.） 哪一种结构的反相器的功能性更好，为什么？(噪声容限，再生性，过渡区增益) 解: （1）首先求左边的电路 在阈值电压附近：＝－1.43 =1.26V, 故 V, =0.39V , 于是 （2） 然后求右边的电路 很容易求得, ， 故： ， 。 通过比较可以看出： 右边的电路功能更好,具体表现为具有更高的噪声容限,很高的过渡区增益,以及较好的再生性。 在对电路进行仿真的时候，从图形也可以定性的看出右边电路具有更好的性能，因为曲线过渡区斜率很大，很高的噪声容限，等等。 2.4 分析下面的buffer电路 单位反相器的输入电容为10fF，为了驱动一个20pF的电容，在单位反相器（尺寸系数为1）后面新加了两级反相器如上图所示。单位反相器的本征延迟是70ps。如果输入栅电容和反相器尺寸成正比，试确定所加入反相器的尺寸（给出尺寸系数），要求使传播延迟最小。并计算出该最小延迟。 解: 设单位反相器的尺寸为1，三级的反相器，放大倍数为2000倍，故，所以第二级尺寸系数为，第三级尺寸系数为。设单位反相器的尺寸比为3:1， 此时，最小延迟 由实验结果得：tdelay= 1.3502E-09s （尺寸不同，计算结果与仿真结果差别较大，但定性分析正确）。 如果可以自由选择反相器链的级数来减小延迟，那么你会选择插入几级反相器？这个时候的传播延迟是多少？ 解： 在忽略自载情况下，可以得到反相器最优级数，由于反相器链级数只能取奇数，我们分别对N=7和N=9进行计算。 当N＝7时， 当N＝9时， 因此我们应该选择7级，此时传播延时最小为1.94ns。 比较1和2两种方法改善延迟性能的优缺点。 解：上述结果表明第二种方法的延时较小，方法一通过改变反相器的尺寸，来减小延迟；方法二通过选择最佳级数来减小延迟，但是这是以牺牲面积为代价的。 图2 不同级数反相器的延迟 附录部分：（1）两个电路VTC传输特性曲线代码: .title NMOS .options probe .protect .libD: \cmos25_level49.lib TT .unprotect Mnmos1 out in 0 0 NMOS w=0.75u l=0.25u MNMOS2 vdd vdd out 0 NMOS w=0.375u l=0.25u Vvdd vdd 0 2.5v Vin in 0 PULSE(0 2.5v 20ns 4ns 4ns 20ns 100ns ) .dc Vin 0 2.5 0.1 .probe v(in) v(out) .end .title CMOS .options probe .protect .libD: \cmos25_level49.lib TT .unprotect MNMOS out in 0 0 NMOS w=0.375u l=0.25u MPMOS out in vdd vdd PMOS w=0.75u l=0.25u Vvdd vdd 0 2.5v