第01讲 Verilog-HDL简介.pdfVIP

第01讲 Verilog-HDL简介 1.1 什么是HDL 1.2 什么是Verilog-HDL 1.3 Verilog-HDL和VHDL的比较 1.4 Verilog-HDL的设计流程 1 1.1 什么是HDL HDL ： 硬件描述语言 HDL是一种描述数字电路功能和结构的语言 HDL也可定义为用形式化方法来描述数字 电路和设计数字逻辑系统的语言 2 1.1 什么是HDL 主要用于从算法级、门级到开关级 的多种抽象设计层次的数字系统建模。 被建模的数字系统对象既可以是简单的 门，也可以是完整的电子数字系统。 据统计，在美国硅谷目前有90％以 上的ASIC和FPGA采用硬件描述语言进 行设计。 3 绝大多数是专有产品 高等院校及科研 单位开发的产品 一些大型的计算机制造 商内部使用的设计语言 出现了多种H D L 从一些已有的软件程 序设计语言发展起来 现在 Iversong公司提出 H D L诞生 1962 图1.1 HDL 的产生及发展 4 1.1 什么是HDL 表1.1 HDL 的种类 种类 功能 VHDL 1981年以美国国际部为中心提出，是最早标准 化的HDL （IEEE1067 1987） Verilog 1985年由Cadence开发，1995年作为IEEE1364- 1995被承认 UDL/I 1990年由日本电子工业振兴协会开发，未能达 到实用化 SFL 由日本NTT开发，仅在NTT及一部分大学中使用 5 1.2 什么是Verilog-HDL Verilog-HDL是硬件描述语言中的一 种，用于数字电子系统的设计。 设计者可以用它进行各种级别的逻 辑设计，可用它进行数字逻辑系统的仿 真验证、时序分析、逻辑综合。 Verilog-HDL是目前应用最广泛的一 种硬件描述语言。 6 1.