电极_铁电薄膜_绝缘层_矽晶体结构之薄膜制程及特性劣化...pdfVIP

電極 /鐵電薄膜 /絕緣層 矽晶體結構之薄膜製程及特性劣化研究/ I : Sr Bi Ta O 薄膜在 Al O 金屬-鐵電薄膜 -絕緣層 - 半導體 MFIS 結構 x y 2 9 2 3 之電性影響 Characteristic Degradation and Processing Development of Ferroelectric Film for Metal -Ferroelectric -Insulator - Semiconductor I 計畫編號： NSC-90-2215-E-009-061 執行時間： 90/08/01 ~ 91/07/31 主持人：陳三元副教授 交通大學材料科學與工程學系 一、摘要 本研究主要將不同Sr/Bi含量比的 SBT鐵電薄 二、前言 膜沈積在 Al O 10nm /Si 基材的 MFIS結構上來 2 3 在非揮發性鐵電記憶體（ NVFRAM ）中， o 研究不同高溫度熱處理 800 C 條件對 SBT 薄膜 以金屬-鐵電 -絕緣層 - 半導體 MFIS 為主的單一 在 MFIS結構上電性變化的影響。 SBT 薄膜是採 電晶體 1T 記憶結構 memory cell ，具有快速寫 用金屬有機分解法方式 MOD 製備，而 Al O 超 2 3 入 Fast writing 、資料長久保持性 retention time 薄膜是使用電子束蒸鍍系統方式製備。實驗結果 和資料非破性讀取 NDRO 的優點。 1~3 顯示過多 Bi含量的 SBT ，在高溫燒結下，會出 在 許 多 鐵 電 陶 瓷 薄膜 特 性 中 ， 則 以 現揮發、擴散和界面反應等問題，造成 C-V曲線 SrBi Ta O 在 MIM 結構，具有良好的耐疲勞特 2 2 9 變形、空乏區電荷量增高或界面非晶質物和氧化 性，低電壓驅動和高反轉極化次數 1012 等優點 物的形成，進而增加或減少在電性上 Memory 4,5 ，因而在1T1C 非揮發性記憶體結構上，受到 window或漏電流密度的大小。 廣泛地研究。然而其不同的 Sr/Bi含量比例變化， 關鍵詞 : PZT壓電薄膜、 P-E curve 、疊層、微懸膜 有不同的鐵電特性，會對於 MFIS結構上會產生 不同的電性影響 6,7 。而Al O 與 Si之間具有較低 2 3 Abstract 的介面電荷 Q 濃度和熱穩定性的優點 8 ，可避免 it The electrical properties of Si和鐵電 材料之間的介面問題，因此 Al O 常成 2 3 Metal-Ferroelectric-Insulator-Semiconductor 為絕緣層的選擇材料之一。然而在傳統場效電晶 MFIS structure, in which Sr Bi Ta O SBT o x y 2 9 體元件製作過程中，常會經過超過 850 C高溫熱 and Al O were used as ferroelectric and 2 3 處理的熱循環過程，來達到為源極 source 和汲極 insulator layers, respectively, was studied in drain 摻雜物 dopant 接面擴散 junction diffusion this work It was found that memory window 的目的，但是 SrBi Ta O 鐵電材料最佳燒結溫度 2 2 9 measured from Capacitance-Voltage C-V o o 在 750 C~800 C之間。 properties would be related to the coercive field 故研究將探討 SrBi Ta O 鐵電薄膜覆鍍在 2 2 9 of SBT with different Bi ratios. It has been Al O 超薄阻絕層之矽基板上， Sr/Bi 比例含量變 2 3 reported that the coercive field would increase 化經過不同超高溫度熱處理之後， SrBi Ta O 鐵 2 2 9 when Bi contents in SBT were closed to 2.0. 電薄膜鐵電特性在 MFIS結構電性上的影響。 Moreover, it was found that memory window wou