EDA - 副本.pptVIP

  1. 1、本文档共89页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA - 副本.ppt

(5)LOOP语句:LOOP语句即循环语句,与其他高级语言一样,循环语句使它所包含的语句重复执行若干次。 [ 语句标号:][ 重复模式 ] LOOP { 顺序语句 } END LOOP [ 语句标号 ]; 当重复模式缺如时,LOOP语句为无限循环,但可以使用EXIT语句结束循环VHDL的循环语句有两种基本格式。 格式一: [标号]:FOR 循环变量 IN 循环范围 LOOP-- IN 后面是离散范围 顺序语句; END LOOP [标号]; 格式二: [标号]:WHILE 条件表达式 LOOP 顺序语句; END LOOP[标号]; (6)NULL语句 VHDL’93提供了一种空操作语句。其一般格式为: NULL ; 空操作语句不完成任何操作,它唯一的功能是使逻辑运行流程跨入下一步语句的执行。常用于CASE语句中,为了满足所有的可能条件,利用NULL语句来表示所余的不用条件下的操作。 CASE opdr IS WHEN “001”= tem:=rega AND regb; WHEN “101”= tem := rega OR regb; WHEN “110”= tem :=NOT rega; WHEN ORTHERS= NULL;--其他码不做任何操作 END CASE; 表4-2 VHDL语言3类客体的含义和说明场合 客体类别 含 义 说 明 场 合 信 号 信号说明全局量 实体,结构体,程序包 变 量 变量说明局部量 进程,函数,过程 常 数 常数说明全局量 以上场合均可存在 1.常数(Constant) 常数是一个固定的值。所谓常数说明,就是对某一常数名赋予一个固定的值。通常赋值在程序开始前进行,该值的数据类型则在说明语句中指明。常数说明的一般格式如下: CONSTANT 常数名:常数类型 :=表达式 2.变量 变量只能在进程语句、函数语句和过程语句结构中定义和使用,它是一个局部变量,可以多次进行赋值。在仿真过程中,它不像信号,到了规定的仿真时间才进行赋值,变量的赋值是立即生效的。变量说明语句的格式为 VARIABLE 变量名:数据类型 约束条件:=初始表达式; 3.信号 信号可看作硬件连线的一种抽象表示,它既能保持变化的数据,又可连接各元件,作为元件之间数据传输的通路。信号通常在结构体、程序包和实体中说明。 信号说明的格式为 SIGNAL 信号名:数据类型 约束条件 表达式 例如: SIGNAL qout:STD_LOGIC_VECTOR (4 DOWNTO 0); 4.信号和变量的区别 归纳起来,信号与变量的区别主要有以下几点: (1) 值的代入形式不同,信号值的代入采用符号“=”,而变量的赋值语句为“:=”。 (2) 通常,变量的值可以传送给信号,但是信号的值却不能传递给变量。 (3) 信号是全局量,是一个实体内部各部分之间以及实体之间(实际上端口PORT被默认为信号)进行通信的手段;而变量是局部量,只允许定义并作用于进程和子程序中。变量须首先赋值给信号,然后由信号将其值带出进程或子程序。 (4) 操作过程不相同。在变量的赋值语句中,该语句一旦执行,其值立刻被赋予新值。在执行下一条语句时,该变量的值就用新赋的值参与运算;而在信号赋值语句中,该语句虽然已被执行,但新的信号值并没有被立即代入,因而下一条语句执行时,仍使用原来的信号值。在结构体的并行部分,若信号被赋值一次以上,则编译器将给出错误报告,指出同一信号出现了两个驱动源。进程中,若对同一信号赋值超过两次,则编译器将给出警告,指出只有最后一次赋值有效。 文字 文字是一种具有“值”的符号,它既不同于标识符,也不同于运算符。 VHDL有6类文字:整数、实数(也称浮点数)、字符、字符串、位串和物理量。 整数与实数的差别在于整数中不含小数点,而实数中含有小数点。它们可以用2进制、4进制、8进制、10进制和16进制中的任意进制来表示,而且可以在任意2个相邻的数字之间插入下划线,这大大增强了可读性,但并不影响数值的大小。 4.3.3 VHDL语言的运算操作符 在VHDL语言中共有4

文档评论(0)

phljianjian + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档