EDA课程设计报告 2.docVIP

  1. 1、本文档共15页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA课程设计报告 2.doc

郑州科技学院 EDA(电子设计自动化) 设计报告 题 目 多路彩灯控制器 学生姓名 张士涛 专业班级 电科(4)班 学 号 201031091 所 在 系 电气工程学院 任课教师 赵 明 冬 完成时间 2013年12月23日 目录 目录 1 1.前言 1 2.设计方案 2 3.频率控制系统 2 4.彩灯控制系统 4 5.总体电路设计 9 6.结语 11 7.参考文献 11 1.前言 在日常生活中,为了增加聚会或是过节氛围,经常要使用到彩灯循环点亮。单一的循环可能无法起到理想的效果,通过不同花样的变换则能够很好的完成任务。多路彩灯循环控制可以有多种实现方法,例如利用单片机可以实现,利用数字电路时序逻辑也可以实现。我们这里利用VHDL语言实现对多路彩灯的控制。 随着科学技术的发展以及人民生活水平的提高,在现代生活中, 彩灯作为一种装饰既可以增强人们的感观,起到广告宣传的作用,又可以增添节日气氛,为人们的生活增添亮丽。随着电子技术的发展, 应用系统向着小型化、快速化、大容量、重量轻的方向发展,EDA(Electronic Design Automatic) 技术的应用引起电子产品及系统开发的革命性变革。 VHDL 语言作为可编程逻辑器件的标准语言描述能力强, 覆盖面广, 抽象能力强, 在实际应用中越来越广泛。在这个阶段,人们开始追求贯彻整个系统设计的自动化,可以从繁重的设计工作中彻底解脱出来,把精力集中在创造性的方案与概念构思上,从而可以提高设计效率,缩短产品的研制周期。作为一种工业标准硬件描述语言。相比传统的电路系统的设计方法,VHDL具有多层次描述系统硬件功能的能力,支持自顶向下(Top to Down)和基于库(LibraryBased)的设计的特点。因此设计者可以不必了解硬件结构。从系统设计入手,在顶层进行系统方框图的划分和结构设计,在方框图一级用VHDL对电路的行为进行描述,并进行仿真和纠错,然后在系统一级进行验证,最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表,下载到具体的CPLD器件中去,从而实现可编程的专用集成电路(ASIC)的设计。 用VHDL 语言进行数字逻辑电路和数字系统的设计,是电子电路设计方法上的一次革命性变革。与传统设计方法相比,VHDL 描述电路行为的算法有很多优点: (1) 设计层次较高、用于较复杂的计算时,能尽早发现存在的问题,缩短设计周期; (2) 独立实现,修改方便,系统硬件描述能力强; (3) 可读性好,有利于交流,适合于文档保存; (4) VHDL 语言标准、规范、移植性强; (5) VHDL 类型众多而且支持用户自定义类型,支持自顶而下的设计方法和多种电路的设计。 2.设计方案 彩灯共有三个输入端与八个输出端,每个输出端控制一个彩灯。三个输出端分别为频率控制开关c_k1,彩灯控制开关c_k2,频率输入端c_clk,频率输入端由时钟晶振驱动。彩灯共有两个控制系统:频率控制系统与花型控制系统。频率控制系统可以生成四种不同的频率,花型控制系统能驱动彩灯六种花型,分别为: 彩灯全亮和全灭循环变化; 彩灯左循环; 彩灯右循环; 彩灯间隔闪烁; 彩灯中间开花; 彩灯两边同时亮两个,然后向中间对齐; 3.频率控制系统 本控制系统由vhdl语言设计,设计两个输入端和一个输出端。输入端为时钟晶振频率输入与频率控制开关,输出端能输出四种不同频率。本系统的vhdl语言设计如下: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity pinl4 is port( p_clk_in:in std_logic; p_k1:in std_logic; p_clk_out:out std_logic); end pinl4; architecture behavp of pinl4 is signal p_clk:std_logic; signal fn:std_logic_vector(2 downto 0); signal cnt0:std_logic_vector(2 downto 0); begin a1:process(p_k1) variable q1:std_logic_vector(1 downto 0); begin if(p_k1ev

文档评论(0)

phljianjian + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档