数字半导体测试基础2.docVIP

验证直流参数(Verifying DC Parameters) 1.IDD Gross Current Test 对象:VDD pin 目的:粗略检测流入VDD pin的电源电流是否过大.(在wafer test中很有用),判断是否有必要继续测试. 方法:因为不要求精确预置(而只是简单预置,为了使DUT在一个稳定的状态),所以IDD标准应该放宽,一般是2-3倍. 所有input用驱动接地或电源,outputs不加负载. 用PMU在VDD pin上加VDDmax(最坏情况),测电流,观察结果是否符合限制值. 错误分析:有除DUT之外的其它的系统耗电导致电流过大 电阻:在VDD和地之间的最小总电阻. 可以用一个等效电阻代替DUT来验证测试系统的精确性 2.IDD Static Current Test 对象: VDD pin 目的:检测当DUT预置在最低电流消耗逻辑状态下(静态),消耗的电流是否过大.(是检测CMOS器件中制程问题的有效方法) 方法:执行test vector pattern,将DUT精确预置在特定逻辑状态下. 其它的同IDD Gross Current Test. 错误分析:有除DUT之外的其它的系统耗电导致电流过大 电阻:在VDD和地之间的最小总电阻. 可以用一个等效电阻代替DUT来验证测试系统的精确性 3.IDD Dynamic Current Test 对象:VDD pin 目的:检测当DUT启动运行其功能时,消耗的电流是否过大 方法:在最高工作频率下,运行test vector pattern,将DUT预置在启动逻辑状态下 在测试过程中pattern持续执行. 其它的同IDD Gross Current Test. 错误分析:有除DUT之外的其它的系统耗电导致电流过大 电阻:在VDD和地之间的最小总电阻. 可以用一个等效电阻代替DUT来验证测试系统的精确性 4.VOL/IOL;VOH/IOH VOL/IOL(定流测压) 对象:output pin 目的:测试output在逻辑0状态的时候,输出电阻是否过大. 方法(串行/静态):VDD加VDDmin 预置outputs逻辑0.用PMU向output pin灌入一个固定IOL,测电压,与标准做比较..重复步骤直到所有output pin都测完. 错误分析:1)VOL过大但是output逻辑状态正确,表明预置成功,可能器件本身有缺陷. 2)VOL过大而且output pin逻辑状态不正确,表明预置不成功,重新预置 电阻:output在0逻辑状态下的最大输出电阻(output pin与地之间) 用一个等效电阻代替失败的DUT pin可以用来验证测试系统的精确性 VOH/IOH(定流测压) 对象:output pin 目的:测试output在逻辑1状态的时候,输出电阻是否过大. 方法(串行/静态):VDD加VDDmin 预置outputs逻辑1.用PMU向output pin拉出一个固定IOH,测电压,与标准做比较..重复步骤直到所有output pin都测完. 错误分析:1)VOH过小,但是output逻辑状态正确,表明预置成功,可能器件本身有缺陷. 2)VOH过小,约为-0.7v(保护二极管起了保护作用).而且output pin逻辑状态不正确,表明预置不成功,重新预置 电阻:output在1逻辑状态下的最大输出电阻(output pin与VDD之间) 用一个等效电阻代替失败的DUT pin可以用来验证测试系统的精确性 5.IIL/IIH IIL 对象:all input pins 目的:测试input pin到VDD电阻是否足够大 方法(串行/静态):VDD为VDDmax(最坏情况) 用Drive固定所有的input pin为逻辑1. 撤除被测试的pin的Drive,在用PMU使这个pin接VSS(logic 0),测电流.,比较是否超过标准范围.重复操作直到所有pin都测完. 错误分析:有除DUT之外的其它的系统耗电导致电流过大 器件有缺陷. 电阻:input到VDD之间的最小电阻 用一个等效电阻代替可以用来验证测试系统的精确性 IIH 对象:all input pins 目的:测试input pin到地电阻是否足够大 方法(串行/静态):VDD为VDDmax(最坏情况) 用Drive固定所有的input pin为逻辑0. 撤除被测试的pin的Drive,在用P