显示模块设计.docVIP

5.译码模块设计与仿真 译码程序将输入的用来显示的两位倒计时数值，分解成四个整形的数值，以供后面的译码显示模块继续译码显示。 译码程序清单如下： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity to8421bcd is port( at,bt:in integer range 0 to 80; aout1,aout2,bout1,bout2:out integer range 0 to 9); end to8421bcd; architecture a of to8421bcd is begin process (at,bt) begin if at=70 then aout1=7; aout2=at-70; elsif at=60 then aout1=6; aout2=at-60; elsif at=50 then aout1=5; aout2=at-50; elsif at=40 then aout1=4; aout2=at-40; elsif at=30 then aout1=3; aout2=at-30; elsif at=20 then aout1=2; aout2=at-20; elsif at=10 then aout1=1; aout2=at-10; elsif at=0 then aout1=0; aout2=at; end if; if bt=70 then bout1=7; bout2=bt-70; elsif bt=60 then bout1=6; bout2=bt-60; elsif bt=50 then bout1=5; bout2=bt-50; elsif bt=40 then bout1=4; bout2=bt-40; elsif bt=30 then bout1=3; bout2=bt-30; elsif bt=20 then bout1=2; bout2=bt-20; elsif bt=10 then bout1=1; bout2=bt-10; elsif bt=0 then bout1=0; bout2=bt; end if; end process; end a; 译码程序仿真结果如图1-5 所示： 图1-5 译码程序仿真结果图 在译码程序仿真结果图中，at,bt为输入信号，at，bt的范围为0~80。这包含了所有倒计时的范围；aout1，aout2，bout1，bout2为输出信号，值的范围为0~9，涵盖了数码管显示数字的范围。图中at，bt的值不断变化，而aout1，aout2都能将at的值分解成个位和十位，其中aout1代表十位，aout2代表个位；bout1，bout2都能将bt的值分解成个位和十位，其中bout1代表十位，bout2代表个位。仿真结果完全正确，符合预期。 6. 译码显示模块设计与仿真 译码显示模块将上一个模块输出四个一位数译码成相对应的七位数码管段码，完成倒计时的译码和显示。 译码显示程序清单如下： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity yimaxianshi is port ( at1,at2,bt1,bt2:in integer range 0 to 9; aout1,aout2,bout1,bout2:out std_logic_vector(7 downto 0)); end yimaxianshi; architecture a of yimaxianshi is begin process(at1,at2,bt1,bt2) begin case at1 is when 0 = aout1 ; when 1 = aout1 ; when 2 = aout1 ; when 3 = aout1 ; when 4 = aout1 ; w