原创力文档- 9
- 0
- 约2.09万字
- 约 6页
- 2017-08-17 发布于江西
- 举报
CMOS电路泄漏功耗估算与降低方法研究.pdf
维普资讯
浙 江 大 学 学 报 (工学版) Vo1．40No．5
第 4O卷第 5期
JournalofZhejiangUniversity(EngineeringScience) M ay2006
2006年 5月
CMoS电路泄漏功耗估算与降低方法研究
陈志强 ，吴晓波，严晓浪
(浙江大学 超大规模集成 电路设计研究所 ，浙江 杭州 310027)
摘 要：为了减小深亚微米互补金属氧化物半导体 (CMOS)电路待机模式下的泄漏功耗，须寻找使 电路泄漏功耗
最低 的最小泄漏 向量 (MLV)．为此 ，提出了一种基于泄漏功耗库的线性规划功耗模型，并在此基础上提出了基于改
进的遗传算法搜索电
您可能关注的文档
- 4月11日修改单位投稿流行体育文化视野下的河北省高校体育教学研究结题论文new.doc
- 50#沥青项目可行性研究报告.pdf
- 6-200502面向erp实施的知识转移体系研究.pdf
- 666流媒体传输的质量控制技术研究new.pdf
- 7汉英双语者双语脑激活模式fMRI研究new.pdf
- 802.16e 协议中切换的研究与仿真设计new.pdf
- 90后大学生对大学语文的学习期待及教学策略研究.pdf
- 95据通信技术的核辐射监测系统仿真研究new.pdf
- 98年度法学教育教学研究创新计画-「理论与实务结合之财经法律PBL创新教学模组」-.pdf
- A1电气信息类专业实践教学体系建设及质量控制研究new.pdf
文档评论（0）