EDA设计II讲稿(数字钟).pptVIP

* * EDA设计(一)II 设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用 下具有保持、清零、快速校时、快速校分、 整点报时等功能。 多功能数字钟实验内容: 利用QuartusII软件设计一个数字钟，并下载 到SmartSOPC实验系统中。 ★题目简介： 计时器整体框图 设计基本要求： 2、分别由六个数码管显示时分秒的计时； 1、能进行正常的时、分、秒计时功能； 3、 K1是系统的使能开关（K1=0正常工作，K1=1时钟 保持不变）； 4、 K2是系统的清零开关（K2=0正常工作，K2=1时钟 的分、秒全清零）； 5、 K3是系统的校分开关（K3=0正常工作，K3=1时可 以快速校分）； 6、 K4是系统的校时开关（K4=0正常工作，K4=1时可 以快速校时）； 设计提高部分要求 1、使时钟具有整点报时功能（当时钟计到59’53”时开始 报时，在59’53”, 59’55”,59’57” 时报时频率为512Hz, 59’59”时报时频率为1KHz, ）； 3、自己添加其他功能； 2、闹表设定功能； 计数器 模24 (小时) 模60（分） 模60（秒） 译码器 1 kHz 59’59’’ 512Hz 59’51’’ (53’’ 55’’ 57’’) 门 门 门