数字钟,测控,一周.pptVIP

数字电子电路课程设计——数字钟 目的 接触电子电路的设计、制作、调试过程，对电子系统有感性的认识。 掌握电子小系统的设计、制作、调试方法。 了解电子系统的基本组成，重点认识数字信号、逻辑电平和逻辑关系。 数字钟的功能要求 1、基本功能(制作的电子系统) 准确计时，以数字形式显示时、分、秒的时间； 小时的计时要求为“24翻1”，分和秒的计时要求为60进位； 校正时间。 四、数字钟电路系统的组成框图 六、主体电路的设计 主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。 整个系统所用的器件种类应尽可能少。 下面介绍各功能部件与单元电路的设计。 1．振荡器的设计 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。 振荡器的设计方案一 图4.2为电子手表集成电路(如5C702)中的晶体振荡器电路，常取晶振的频率为 215 =32768Hz。 晶体振荡器电路 振荡器的设计方案二 如果精度要求不高也可以采用的由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，设振荡频率f0＝103Hz，电路参数如图3.3所示。 2．分频器的设计 分频器的功能主要有两个： 一是产生标准秒脉冲信号； 用15位的二进制计数器分频，或选用集成的单片分频器（如CD4060）。 3．时分秒计数器的设计 分和秒计数器都是模M=60的计数器，其计数规律为：00-01-…-58-59-00…选74LS92（或74LS161）作十位计数器，74LS90作个位计数器。再将它们级联组成模数M=60的计数器。 时计数器是一个“24进制”的特殊进制计数器，即当数字钟运行到23时59分59秒时秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒，实现日常生活中习惯用的计时规律。 74LS161计数器 74LS161计数器时序图 74LS161计数器功能表 计数 清零：清零端加负向脉冲。未用时接电源！ 10进制、6进制计数器 六十进制计数器（显示秒或分） 24进制计数器（显示小时） 与非门74LS00引脚 书上第298页 4．译码显示电路设计 74LS47、74LS48为BCD—7段译码/驱动器，其中，74LS47可用来驱动共阳极的发光二极管显示器示器，而74LS48则用来驱动共阴极的发光二极管显示器。74LS47为集电极开路输出，用时要外接电阻；而74LS48的内部有升压电阻，因此无需外接电阻(可以直接与显示器 连接)。74LS48的功能表如表2.4所示，其中，A3A2AlA0为8421BCD码输入端，a—g为 7段译码输出端。 译码器、数码管 译码显示电路 测试译码显示电路的功能 在仿真中译码显示电路部分的DCBA端依次输入0000~1111代码，先观察数码管所显示的数字或形状是否正常。 测试74LS161计数器的功能。 在CP(时钟)端加入手控的逻辑电平信号，输出端(QD、QC、QB、QA)接发光二极管，观察并记录发光二极管亮、暗情况与CP端手动脉冲个数的关系。 分别连接10进制和6进制计数器 异步60进制（或24进制）计数器 将十进制和六进制连接起来，然后再分别将十进制的输出（Qd、Qc、Qb、Qa）和六进制的输出(Qd、Qc、Qb、Qa ）分别与两个显示器电路（D、C、B、A）连接、测试。完成能显示分的电路。 同步60进制（或24进制）计数器 60进制可能遇到的问题 有些同学在10进制和6进制都正确且接线经检查无误后，仍然出现60进制计数错误的情况。其原因可能是： 其他的因素（5V电源稳压性能、时钟边沿特性不佳、芯片矩离太远等） 接线布局等因素引入干扰（接线太长、层叠太多、引脚悬空等） 60进制遇到问题的解决方法 注意事项 在调试时，应分阶段连接调试，一步一步地进行。例如，先连接好个位的十进制计数器，电路工作正确后，再接十位的计数器。两者都正常后，再将60进制计数器连接起来。采用这种步步为营的接线和调试方法（称为自下而上），能较容易地发现问题并排除故障。 10进制计数器输出波形 设计报告 在十位计数器的2脚(CP端)或1脚(清零端)接滤波电容 五、整机电路 首先用手动的方法，向CP端送入计数脉冲，检查功能是否正确。 手动检查无误后，再用信号源的CP方波作为输入脉冲。 用示波器观察并记录计数器的CP端和QD、QC、QB、QA端的波形，对计数器进行动态测试。 计数器输出连显示译码电路。