数字钟课程设计 数电实习 数字钟校准.pptVIP

电子技术课程设计——数字钟 一、数字钟的功能要求 1、基本功能 准确计时，以数字形式显示时、分、秒的时间； 小时的计时要求为“24翻1”，分和秒的计时要求为60进位； 校正时间。 内容 检查译码显示电路的功能。 测试74LS161计数器的功能。 分别连接10进制和6进制计数器。 连接60进制或24进制计数器。 目的 了解数字电路的基本组成，认识数字信号、逻辑电平和逻辑关系。 接触数字电路的调试过程，对数字电路达到一个大体的感性认识。 掌握数制、码制及相互间的转换。 原理 数字钟的基本组成 译码器、数码管 译码显示电路 74LS161计数器 74LS161计数器时序图 74LS161计数器功能表 计数 清零：清零端加负向脉冲。未用时接电源！ 10进制、6进制计数器 与非门74LS00引脚 书上第298页 六十进制计数器（显示秒或分） 24进制计数器（显示小时） 内容 检查译码显示电路的功能。 测试74LS161计数器的功能。 分别连接10进制和6进制计数器。 连接60进制和24进制计数器。 检查译码显示电路的功能 在实验箱上译码显示电路部分的DCBA端依次输入0000~1111代码，列表记录数码管所显示的数字或形状。 测试74LS161计数器的功能。 在CP(时钟)端加入手控的逻辑电平信号，输出端(QD、QC、QB、QA)接发光二极管，观察并记录发光二极管亮、暗情况与CP端手动脉冲个数的关系。 分别连接10进制和6进制计数器 异步60进制（或24进制）计数器 将十进制和六进制连接起来，然后再分别将十进制的输出（Qd、Qc、Qb、Qa）和六进制的输出(Qd、Qc、Qb、Qa ）分别与两个显示器电路（D、C、B、A）连接、测试。完成能显示分的电路。 同步60进制（或24进制）计数器 60进制可能遇到的问题 有些同学在10进制和6进制都正确且接线经检查无误后，仍然出现60进制计数错误的情况。其原因可能是： 5V电源稳压性能、时钟边沿特性不佳、芯片矩离太远等 接线布局等因素引入干扰（接线太长、层叠太多、引脚悬空等） 60进制遇到问题的解决方法 注意事项 在调试时，应分阶段连接调试，一步一步地进行。例如，先连接好个位的十进制计数器，电路工作正确后，再接十位的计数器。两者都正常后，再将60进制计数器连接起来。采用这种步步为营的接线和调试方法（称为自下而上），能较容易地发现问题并排除故障。 10进制计数器输出波形 报告 在十位计数器的2脚(CP端)或1脚(清零端)接滤波电容 五、整机电路 * * 译码器74LS247 LT RBI BI/RBO 公共 阳极 a b c d e f g h 公共 阳极 共阳极数码管 二极管应连电阻以防电流过大烧坏。 将译码器和数码管连接好。 数码管为共阳极。 L 输入计数脉冲顺序 计数器输出 对应十进制数 输入计数脉冲顺序 计数器输出 对应十进制数 QD QC QB QA QD QC QB QA 0 0 0 0 0 0 8 1 0 0 0 8 1 0 0 0 1 1 9 1 0 0 1 9 2 0 0 1 0 2 10 1 0 1 0 10 3 0 0 1 1 3 11 1 0 1 1 11 4 0 1 0 0 4 12 1 1 0 0 12 5 0 1 0 1 5 13 1 1 0 1 13 6 0 1 1 0 6 14 1 1 1 0 14 7 0 1 1 1 7 15 1 1 1 1 15 74LS161接成10进制计数器 74LS161接成6进制计数器 与非门用74LS00 用74LS00 L 实验中A、B、C、D悬空，P、L、T可悬空，但最好接高电平。 首先用手动的方法，向CP端送入计数脉冲，检查功能是否正确。 手动检查无误后，再用实验箱上的CP方波作为输入脉冲。 用示波器观察并记录计数器的CP端和QD、QC、QB、QA端的波形，对计数器进行动态测试。 计数器输出连显示译码电路。 Qa Qb Qc Qd Qa Qb Qc Qd 将十进制和六进制连接起来，然后再分别将十进制的输出（Qd、Qc、Qb、Qa）和六进制的输出(Qd、Qc、Qb、Qa ）分别与两个显示器电路（D、C、B、A）连接、测试。完成能显示分的电路。 Qa Qb Qc Qd