数字电路与逻辑设计实验课程要求(2014春季学期).pdfVIP

2013～2014 第二学期《数字电路与逻辑设计实验》课程要求 一、课程安排： 本学期数字实验课分为4 次，每次4 学时，具体安排如下： 课次 内 容  实验内容：QuartusII 原理图输入法设计与实现 1  实验题目：第七章实验1 （1）、（2 ）、（4 ）必做，选做VHDL 实现全加器  实验内容：用VHDL 设计与实现组合逻辑电路  实验题目：（1）数码管译码器（第七章实验2 （2 ）） 2 （2 ）8421 码转格雷码（第七章实验3 （1）） （3 ）4 人表决器（第七章实验4 （1））  实验内容：用VHDL 设计与实现时序逻辑电路  实验题目：（1）8421 十进制计数器（第七章实验8 （2 ）） 3 （2 ）分频器（第七章实