电子产品制造工艺课程设计-西南科技大学网络教育.docVIP

西南科技大学网络教育 《电子产品制造工艺》课程设计指导书 课程基本信息 【课程设计名称】电子产品制造工艺 【课 程 归 属】 信息学院 【适 用 专 业】应用电子技术 图1 数字钟结构框图 5 单元电路设计 5.1 时钟产生电路 晶体振荡器电路能提供精度较高的脉冲信号，其缺点是输出信号频率由晶振的固有频率决定，最终要得到1HZ的脉冲信号，必须加分频电路才能实现。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成，另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。如图2所示，由ＣＭＯＳ非门Ｕ１与晶振、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体振荡器构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，保证了输出频率的稳定和准确。该设计选用的是32768Ｈz的晶体振荡器。 图2 TTL晶体振荡器电路 5.2分频电路 通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。分频器可选用多级计数器实现，一般采用多级2进制计数器来实现。例如，将32768Ｈz的振荡信号分频为1ＨZ的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器，则可选用4片四位二进制74161级联实现，其电路图如图3所示。分频器还可以选择专用的分频器件，例如4060芯片可提供最高分频。 图3 1HZ分频电路 这里需要用示波器或逻辑分析仪测试结果，看正确否！！！ 5.3整点报时电路 根据要求，数字钟应该具有整点报时装置。报时器选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个达到其额定电压要求的直流电压时就会发出鸣叫声。电路如图5所示，电路应在整点开始报时，即当时间在59分59秒期间时，报时电路产生控制信号。当时间在59分59秒时，分十位、分个位和、秒十位和秒个位分别为5、9、5、9，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数十位的QＣ和QＡ、个位的QＤ和QＡ相与，从而产生报时控制信号。 5.4六十进制分、秒计数器 六十进制计数器由两片74LS160构成，其中低位片为十进制计数器，高位片为一个六进制加法计数器，把十进制74LS160构成六进制计数器，可采用置零法或者清零法都可以实现。置零法反馈时应该在输出为5时反馈，而清零法反馈应该在输出为6时反馈。对于两级级联有同步法和异步法两种。同步法一般采用低位片的进位输出控制高位片的使能控制端，两片计数器共用一个时钟，而异步法低位片采用外来时钟，用低位片的进位输出通过一个非门控制高位片的时钟。 其仿真电路如图4所示。 图4 六十进制电路仿真模块 5.5 二十四进制计数器 由两片74LS160接成二十四进制的计数器，由于不是10的整数倍，采用整体清零或整体置零要简单点。整体清零反馈时应该在低位输出4，高位输出2时，用与非门分别反馈到两片的清零端子，而整体置零法应该在低位输出3，高位输出2时进行反馈。其电路如图5所示。 图5 24进制加法计数器 5.6 校时、校分电路 校时电路：根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。在图4中，用与或非门实现的时或分校时电路，校正信号可直接取自分频器产生的1Hz信号；输出端则与分或时计时输入端相连。 当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态，我们可以通过校正信号来改变数字显示。显然，这样的校时电路需要两个。校分电路跟校时电路同理。校时电路如图6所示。 图6带有消抖电路的校正电路 5.7时间计数电路 整个计数电路由6片计数器和对应的译码显示电路构成。由24进制电路（小时）、2个六十进制电路（分别是分和秒）组成，其电路如图7所示。 图7 时间计数电路仿真模块 5.8 整点报时电路 电路如图8所示。当时间在59分59秒时，蜂鸣器会发声。 图8 整点报时电路 6 所用到的元器件 （1）共阴数码管 6个 ；（2）74LS00集成块 4块；（3）74LS08集成块 2块； （4）74HC04