IMDCT硬件加速器的设计与验证.pdfVIP

IMDCT硬件加速器的设计与验证 李辉李平王忆文 (电子科技大学电子薄膜与集成器件国家重点实验室，成都，610054) 摘要：设计了音频专用DSP核中的IMDCT(修正的离散余弦反变换)硬件加速器，对 【l】中给出的结构进行改进，使硬件实现减少了一个乘法器，计算效率提高一倍．经过FPGA 试验验证，结果表明该结构能正确完成IMDCT计算，并保证输出PCM的精度在14位 以上． 关键词：修正的离散余弦反变换；硬件加速器：DSP核；现场可编程门阵列；PCM 1．引言 音频编解码技术是多媒体信号处理的一个重要研究内容。应用该技术，可以有效压缩 音频数据，降低对数据传输的带宽要求，减小对存储空间的需求。然而，音频编解码的实 现涉及大量的数据处理，并要保证数据精度和信号处理实时性的要求。常见的实现方式有 专用DSP的实现方式具有可编程、容易适应音频标准的升级，能保证信号处理的实时性、 减小功耗等优点，符合DSP设计的发展趋势I引。 在音频压缩／解压缩过程中，MDCT(修正的离散余弦变换)／IMDCT用于实现子带编 码中的综合／分析滤波器组。该变换被广泛的应用于多种国际标准，如MPEG．1、御EG．2、 出了其快速算法和实现结构。其中【l】的结构最简单、操作最方便。 本文设计了音频专用DSP核的一个关键模块一用于实现IMDCT功能的硬件加速 器。在研究【l】的算法和结构基础上，对该结构做了改进，减少了电路的硬件资源，并提高 了计算效率。 2．IMDCT硬件加速器的设计 M点序列坝七)的IMDCT定义【l】为： 咖，=M荟-I脚。s[(玎+掣)(七+精] ㈩ 其中n=O，1，…，Ⅳ：N=2MoN是窗长，M是频域系数坝七)的个数。 文献【1】中的IMDCT实现结构如图1所示(M为偶数)，当，，取不同的值，输出得到 不同的x【胛】。该结构实际需要两个乘法器，对应1／取不同的值每次计算产生一个输出。 联系作者l李辉．K-mail：huili@ue啦．edu．∞ 122 第2部分计算机辅助设计与图形学、多媒体 图l IMDCT实现结构 2．1改进IMDCT的实现结构 考虑到IMDCT运算后总是要进行加窗运算，因此把图1输出部分的系数和窗函数对 应相乘生成新的窗函数，可以在不增加运算量的同时，减少一个硬件乘法器，如图2所示。 朋曲 图2改进的IMDCT实现结构 以AC3标准为例，原来的窗函数为： 川=黜_h，，：曩篡：1 (2) w1(n)的数值由标准中的窗函数表格给出。与图2对应的新窗为： 慨(疗)：w(刀X-1)”等sin (3) f，导、1 其中n=O，l，…，N—l。 这样图l的输出工【刀】与窗函数w0)的乘积就等于图2的输出工，【甩】与新窗函数蚶玎)的 乘积。此外，图2中巩的定义【l】为： 巩：一+型1三 (4) L 2／肘 我们注意到巩的余弦值具有以下对称性： COSOn=COS鼬一I一一，刀=0，l，…，M／2一l (5) ∞s乱=COS侥吖一I一一，Irl=托M+l，…，3M／2-1 (6) 因此，图2所示结构的输出也具有类似的对称性： xin】=可M—l一疗】，刀=O，l，…，M12一l (7) x[n】-坷3M—l一川，刀=MM+卜·，3膨／2一l