vlsi 测试技术专题报告.docVIP

黑龙江大学电子工程学院 VLSI测试技术报告 课程名称： VLSI测试技术 专 业： 集成电路 班 级： 2011 学 号： 学生姓名： 苏伟 2013年 1 月 1 日 项目与分值 格式 10 选题 10 语言描述 20 基本原理 20 设计方案 20 参考文献 10 体会建议 10 合计 100分 得分 教师评语 教师签名： 2013年1月2日 专用可测性设计技术 引言 随着微电子技术的迅速发展、芯片集成度的不断提高以及电路板复杂性的不断增加，传统的测试模型和测试方法已经不能满足当前的测试要求,测试费用急剧增加。 本文从可测性设计与VLSI测试，VLSI设计之间的关系出发，将与可测性设计相关的VLSI测试方法学、设计方法学的内容有机地融合在一起，文中简要介绍了VLSI可测性设计的理论基础和技术种类，可测性设计的现状，发展趋势，可测试性设计的内涵、意义和分类，并且探讨了可测性设计的实现方法。 关键词：可测性设计，自动测试生产，扫描技术，边界扫描技术，嵌入式自测试。 二．可测性设计技术概述 2.1 可测性的起源于发展过程 20世纪70年代，美军在装备维护过程中发现，随着系统的复杂度不断提高，经典的测试方法已不能适应要求，甚至出现测试成本与研制成本倒挂的局面。20世纪80年代中，美国军方相继实施了综合诊断研究计划。并颁布《系统和装备的可测性大纲》，大纲将可测性作为与可靠性及维修等同的设计要求，并规定了可测性分析，设计及验证的要求及实施方法。该标准的颁布标志这可测性作为一门独立学科的确立[1]。 尽管可测性问题最早是从装备维护的角度提出，但随着集成电路（IC）技术的发展，满足IC测试的需求成为推动可测性技术发展的主要动力。从发展的趋势上看，半导体芯片技术发展所带来的芯片复杂性的增长远远超过了相应测试技术的进步。 随着数字电路集成度不断提高，系统日趋复杂，对其测试也变得越来越困难。当大规模集成电路LSI和超大规模集成电路VLSI问世之后，甚至出现研制与测试费用倒挂的局面。这就迫使人们想到能否在电路的设计阶段就考虑测试问题，使设计出来的电路既能完成规定的功能，又能容易的被测试，这就是所谓的可测性设计技术。因此也就出现了可测性的概念。 2.2 可测性的基本原理 可测试性大纲将可测试性(testability)定义为：产品能及时准确地确定其状态（可工作、不可工作、性能下降），隔离其内部故障的设计特性。以提高可测试性为目的进行的设计被称为可测试性设计(DFT: design for testability)。可测试性是测试信息获取难易程度的表征[2]。一个产品的可测试性包括2方面的含义：一方面，是能通过外部控制激活产品状态（通常为故障状态）的特性，即可控性；另一方面，能通过控制将激活的故障状态传送到可观测端口的特性，即可观测性。而可测性就是可控性和可观测性难易程度的综合表征，一般取值在[0,1]之间。 可测性设计要解决的问题是如何通过改善设计变难测或不可测故障转变为易测或可测的故障。 可测试性是设备本身的一种设计特性。同可靠性(reliability)一样，可测试性也是装备本身所固有的一种设计特性。产品一旦生产出，就具备了一定的可测试性。正如可靠性可以通过MTBF 等可靠性指标度量一样，可测性也可以通过可控性、可观测性指标度量。要改善产品的可测试性指标，必须在产品设计阶段就进行良好的可测试性设计。 改善可测试性的代价主要有测试生成代价和测试码置入代价两部分。可测性设计是基于测试生成而提出的，旨在提高系统测试生成矢量(ATPG)算法的有效性。因此，可测试性设计主要包括：降低测试生成代价的设计和降低测试码置入代价的设计。 三．可测性设计的几种基本技术方法 3.1可测性建模技术 可测性技术是建立有效的测试方法基础上的一种技术，只有在故障模式和测试方法明确的基础上可测性设计才有意义[3]。这一点在早期以[0，1]故障模型和以门级敏化测试方法为主的数字电路测试中并不突出。然而随着装备和芯片复杂性的成倍增长，故障的模式与传输激励已经越来越难以作出统一的定量化描述和定义。因面向系统级可测性设计的建模研究成为可测性设计技术不可逾越的瓶