综合设计题目数字.pptVIP

综合设计题目 数字钟电路系统 一、数字钟的功能要求：二、数字钟电路系统的组成框图三、主体电路的设计与装调 四．调试方法：五．设计心得:六．参考文献： 参考资料 1. 郝国法等主编 电子技术实验 北京：冶金工业出版社，2006 2.华中科技大学电子技术课程组编 康光华主编 电子技术基础 数字部分（第五版） 北京 ：高等教育出版社，2005 3.彭容修主编.数字电子技术基础. 武汉：华中理工大学出版社，2000 4.李哲英主编.电子技术及其应用基础（数字部分）. 北京：高等教育出版社，2003 5.浙江大学电工电子基础教学中心电子学组编，郑家龙、王小海、章安元主编.集成电子技术基础教程.北京：高等教育出版社，2002 学习要求：掌握数字电路系统的设计方法、装调技术及数字钟的功能扩展电路的设计 一、数字钟的功能要求：1．基本功能：准确计时，以数字形式显示时、分、秒的时间 小时的计时要求为“12翻1”，分和秒的计时要求为60进位 校正时间 2．扩展功能：仿广播电台正点报时报整点时数  设计原理： 数字钟是计时周期为24小时，显示满刻度为23时59分59秒，另外有报时功能。一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。 二、数字钟电路系统的组成框图三、主体电路的设计与装调 主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计。 1. 振荡器的设计振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路...... ? 石英晶体振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。用反相器与石英晶体构成的振荡电路如图1所示。利用两个非门G1和G2自我反馈，使它们工作在线形状态，然后利用石英晶体Z1来控制振荡频率。振荡器振荡频率的精度与稳定度基本上决定数字钟的准确度,晶振频率越高，计时准确度越高。目前常见的石英晶振频率是4MHz时，则振荡器输出频率为4MHZ。 2.? 分频器时间标准信号的频率很高，要得到秒脉冲，需要分频电路。例如，振荡器输出4MHZ信号，可通过D触发器（如74LS74）进行4分频变成1MHZ，也可以将10分频计数器74LS160（或74LS90）行4分频变成1MHZ，然后送到10分频计数器74LS160（或74LS90），经过6次10分频而获得1HZ的方波信号。 3.?计数器整个计数器电路由秒计数器、分计数器、时计数器串接而成。秒计数器和分计数器各自由一个十进制计数器和一个六进制计数器串接组成，形成两个六十进制计数器。时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。 4.?译码器译码器可由六片cd4511、74LS247（或74LS48）组成，74LS247驱动器是与8421BCD编码计数器配合用的7段译码驱动器。一片74LS247驱动一只数码，72LS247是集电极开路输出，为了限制数码管的导通电流，在72LS247的输出与数码管的输入端之间均应串有限流电阻。 5.?显示器? ???本系统用七段发光数码管来显示译码器输出的数字，发光数码管有两种：共阳极或共阴极。74LS247驱动器是低电平输出，采用共阳极数码管。6.?校时电路刚接通电源或走时不准时，都需要进行时间校准。实现校时电路的方法有很多，采用基本R-S触发器构成单脉冲发生器是其中的一种，电路如图3。 7．仿广播电台正点报时 四、调试要点1.画出整个系统的电路图，并列出所需器件清单。? ???2.采购器件，并按电路图接线，认真检查电路是否正确，注意器件管脚