高速印刷电路板接地噪声地研究.pdfVIP

高速印刷电路板接地噪声的研究 仲志英 万里兮8 张字 北京邮电大学电信工程孛院 摘要 本文报导了用时域有限差分法研究高速印刷电路板 的接地噪声。对接地噪声以及去耦电容大小、位置对接地噪 声6撕制效果进行了计算机模拟。结果表明接地噪声与印刷 电路板本身的结构有关，去耦电容位置对抑制接地噪声影响 很大。 关键词 印刷电路板噪声抑制 一． 引言 随着通信技术、计算机技术、微波电子技术等现代技术 的发展，现代数字电路时钟频率越来越高，设计这类高速印 Module)面临着连线间的互耦；接地噪声；电磁干扰；导 线延时等困难。事实上，这些问题已经是制约发展高频高速 电子设备的瓶颈之一。例如，最新一代的pentiumII芯片时 钟频率已达700MHz，而主机板的时钟频率个别最高才 如果能将主机板的频率提高到接近芯片的工作频率，计算机 的速度将得到极大的提高，性能将因此得到极大的改善。 但是设计高速数字电路印刷板将遇到低速情况下并不是 大问题的连线间的互耦；接地噪声；电磁干扰；导线延时等 困难。频率越高问题越严重。事实上按一般设计方法设计的 数字电路印刷板在高频情况下是不能正常工作的。接地