毕业设计（论文）-基于Dsp builder的CIC插值滤波器设计.doc

课程设计(论文)说明书 题目：基于Dsp builder的 CIC插值滤波器设计 院（系）：信息与通信学院 专业：通信工程 学生姓名： 学号： 0900210225 指导教师： 职称：讲师 2012年5月20日 摘 要 随着数字信号处理技术的发展，软件无线电技术也出现了新的景象，软件无线电逐渐取代了传统的“纯硬件电路”的无线通信模式，其思想是在特定的硬件平台上用软件实现通信的功能，但随着随着系统的功能逐渐复杂化，一块芯片上需集成各种各样的功能，这个时候，优化有限的资源实现更多的功能就成了需要工程师必须考虑的问题。而在广泛运用的FPGA系统中，众所周知的是，FIR滤波器运用了大量的乘法器，而乘法核在FPGA系统中，将会浪费很多的资源，这是很不可取的。 在多速率信号处理和通信系统中，由Hogenauer率先引进了CIC滤波器。早在1981年，Hogenauer就在IEEE上发表了一片著名的论文，他首次将CIC滤波器引入信号处理世界。而如今，CIC滤波器已经广泛应用于多速率信号处理和通信系统中。 CIC滤波器是一种极、零点相消的FIR滤波器，只有加法和延时运算，没有一般FIR滤波器所需的大量乘法运算，所以通常工作在系统中运算量最大的第一级，可以节省资源，降低功耗。 本文所设计的CIC插值滤波器，首先用Simulink建立CIC插值滤波器模型，仿真实现CIC滤波器插值功能。当验证模型的正确性后就将其优化，并在Dspbuilder中重新建立该模型，并进行仿真验证，验证正确后，通过SignalCompile编译生成VHDL代码，在QuartusII进行综合编译并完成时序仿真。同时，编写Testbench文件，在Modelsim中完成最后的RTL级仿真。最后将Modelsim的结果和Matlab的仿真结果进行比较，发现完全硬件实现了理论仿真，完成本系统的设计。 关键词：CIC滤波器；FPGA；Simulink模型；Dspbuilder；VHDL代码生成； 引言 级联积分梳状滤波器，英文名称（CIC cascade integrator comb），无线和局域网通信系统发送信号、信息的速度和频率常常超过数字处理能力的上限（比如56Hz）。使用中频（IF）级可将信号频率降低到ADO可以接受的值上（例如100MSa/s）。而信息占据的频带可能比ADC带宽还要低很多（例如，l00kHz）。对窄带通信而言，信道带宽远低于第一个ADO的速率（（fbandwidth/fs）《1）。对于宽带应用，二者带宽需求的差异可小于10倍。不过，ALC采样后的信号在送人“后端”处理器进行分析之前必须首先被下变换到基带。这一般是通过将数字化之后的信号与一个合成的正弦信号（正弦和余弦）混频来完成的，其中合成的正弦信号来自直接数字综合器或DDS。利用这个过程可将期望的信道变换到直流。一旦变换到直流，期望的信道就可以由频率选择滤波器从宽带频谱中选出。不过，所需的下变换必须工作在较高的实时数据率下，这导致无法用普通的FIR从ADO输出中提取期望的信息，这时需要一种快速而简单的解决方案。针对这个问题的一个解决方案是数字下变频器，也称为信道器。首选的信道器结构为级联积分器梳状（CIC）滤波器，或叫做Hogenauer滤波器。 本文所设计的CIC滤波器，首先用Simulink建立CIC插值滤波器模型，仿真实现CIC滤波器插值功能。当验证模型的正确性后就将其优化，并在Dspbuilder中重新建立该模型，并进行仿真验证，验证正确后，通过SignalCompile编译生成VHDL代码，在QuartusII进行综合编译并完成时序仿真。同时，编写Testbench文件，在Modelsim中完成最后的RTL级仿真。最后将Modelsim的结果和Matlab的仿真结果进行比较，发现完全硬件实现了理论仿真，完成本系统的设计。 正文 1概 述 随着科技的进步，产品项目越来越巨型，动辄几十万行的代码越来越难维护，传统的自底向上的设计方法越来越难满足当今产品设计的需要，为了减少编程人员的工作量和增强代码的可维护性，自顶向下的基于模型的设计应运而生。基于模型的设计中，通过建模和仿真来获得从需求到设计的实现和测试，在开发编码之前的早期开发阶段就对模型进行测试，将产品的缺陷暴露在项目开发的初期，并在开发过程中持续不断地验证与测试，这样工程师就可以把主要精力放在算法和测试用例的研究上，确保规范的完整性和无歧义性，最后自动代码生成有效地减少了人为引入错误的可能，且大大缩短开发周期与成本，降低开发难度，并且软件的一致性好，软硬件整合简单，可靠性高。 本设计应用了Simulink和Dspbuiler同时完成CIC插值滤波器的设计与仿真验证，同时经过SignalCompiler完成VHDL代