混合ASIC设计中降低内部噪声技术的研究和探讨.pdfVIP

文章编号：1001—9944(2005)07—0105—03 混合ASlC设计中降低内部噪声技术的研究 与探讨 徐红英 (天津机电职业技术学院 机电系， 天津300131) 摘要：深亚微米半导体技术的发展使芯片速度更快、功耗更低、片上功能更丰富，而 且成本更低，但干扰噪声对混合ASIC功能和性能的影响也越来越大。目前，噪声来 源很多，解决方法也是多种多样。为了提高电路内部对噪声的抑制能力，应广泛采用 抑制噪声源、提高电源／地与衬底的稳定性、屏蔽、保护环、差动信号输入等多种降 噪技术。任何一种降噪技术都不可能消除全部噪声，必须多种技术相互结合使用，才 能从电路本质上提高电路对噪声的抑制能力。 关键词：差动信号；干扰噪声；保护环；屏蔽 中图分类号：TP333．5 文献标识码：A 元件本身带来的噪声日益严重，逐步引起人们的重 1 引言 视。在混合ASIC中，影响电路内部噪声主要有三 深亚微米半导体技术的发展使芯片速度更快、 个方面。 功耗更低、片上功能更丰富，而且成本更低。但随 2．1 电平之间的转换次数不断增加 着芯片尺寸的不断缩小、电源电压的降低、时钟频 电路中产生噪声的主要原因是数字转换开关， 率的提高、片上集成度的增加，干扰噪声对混合 如CMOS反相器。当输入的数字信号刚好处于由低 ASIC功能和性能的影响越来越大。特别是在混合电平过渡到高电平或由高电平过渡到低电平时期， ASIC设计过程中，很难建立合适的仿真模型，只能门电路中电源与地之间会形成瞬间的电阻性短路， 在制造后进行仿真，给电路设计与生产带来了很大 如图1所示，从而在输出端得到一个带有尖脉冲的 的困难，因此降低噪声问题显得尤为突出。噪声来 数字信号，而这个尖脉冲信号就是影响电路的宽带 源很多，解决方法也是多种多样。目前，可以从电 噪声信号。当这个信号通过级间耦合到相邻的电路 路布局、管脚布局、互连线、电源、接地和衬底等 时，就会产生更为严重的噪声信号，以致影响整个 方面考虑，本文只对如何降低电路内部噪声的技术 电路的工作性能。转换开关产生的噪声不仅存在于 和方法进行研究和讨论。 数字电路中，在模拟电路中也同样存在，如比较器 输出和晶振等。目前混合ASIC中所容纳的门电路 2混合ASIG中产生内部噪声的原因 数量越来越多，驱动负载能力越来越强，电平之间 电路内部噪声主要来源于元器件本身，与电路 的转换次数也越来越多，因此数字转换开关所带来 元件的根本特性有关。随着Ic集成度的不断提高， 的噪声问题越来越严重。 收稿日期：2005．05．12；修订日期：2005．06．23 自动能与仪表 2005(7) 圜 中采用差动信号输入方式。两个大小相等、极性相 反的差模信号作为输入信号，而耦合噪声和电源、 地噪声是共模信号。当信号从第一级运放输出时， 噪声信号分别叠加在两个输出信号上，作为第二级 的输入信号，第二级运放将共模信号抑制掉，即将