数字电子技术_第四章、组合逻辑电路.pptVIP

第四章 组合逻辑电路 二）对逻辑式进行化简： 二—十进制编码器框图： 二—十进制编码器设计 用与非门实现的逻辑图: 用与非门实现的逻辑图: 3线— 8线译码器 74LS48 功能表 共阴极七段显示器工作示意图： 本章小结 将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。 译码器的输入：一组二进制代码 译码器的输出：一组高低电平信号 一、二进制译码器 A1 A0 2-4线译码器74LS139的内部线路 输入 控制端 输出 译码器符号： 2—4线 译码器 输入 2—4 线 译码器 S ：低电平 有效 “ ”与“—”相对应 输出 特定的低电平 符号： 2—4线 译码器 逻辑符号： 2—4 线 译码器 S 使能端 输入代码 输出状态 功能表： 归纳： 管 脚 图 双2-4线译码器组件 74LS139：（其中含两个2-4译码器） 74LS139 输 入 输 出 使能端 使能端 输 入 输 出 +5V 地 例：利用2—4线译码器分时传送数据。 2-4线 译码器 A B C D 三态门 三态门 三态门 三态门 总 线 脱离 总线 数据 =0 =0 0 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 输 出