星地高速数传系统LDPC编码器ASIC集成芯片设计.pdfVIP

星地高速数传系统LDPC编码器ASIC集成芯片设计.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
完美PDF格式,可在线免费浏览全文和下载,支持复制编辑,可为大学生本专业本院系本科专科大专和相关类学生提供毕业论文范文范例指导,也可为要代写发表职称论文提供参考!!!

* 星地高速数传系统 LDPC 编码器 ASIC 集成芯片设计 1,2 1,2 张浩 ,殷柳国 1 清华大学 航天航空学院,北京市,中国,100084 2 深圳清华大学研究院 EDA 实验室,广东省深圳市,中国,518057 摘要:本文面向高分辨率对地观测卫星的高速数传应用需求,针对《中继卫星系统低密度奇 偶校验编码技术要求》规范的 T1 码组的星载编码器设计,提出了一种低复杂度、多码率融合 的LDPC 并行编码结构,以及基于该结构的编码器芯片实现方案。在 TSMC 130nm CMOS 工 艺下,该编码器芯片在 200MHz 时钟下能够达到 1.6Gbps 的吞吐率,硅片面积为 5.495 mm2 , 功耗仅为 184.3mW。与传统结构设计的相同吞吐率的LDPC 编码器芯片相比,本文方案可以 将存储空间需求降至传统结构的 18.52%,硅片面积和功耗分别下降至 20.3%和 83.3%,非常 适用于超高速星上通信应用。 关键词 高分辨率对地观测卫星;LDPC 编码器;多码率融合;集成芯片设计 中图分类号 TN919.3 文献标识码 A ASIC Design of an LDPC Encoder for Satellite-Ground High-Speed Data Transmission System  ZHANG Hao1, 2, YIN Liuguo1, 2 1. School of Aerospace, Tsinghua University, Beijing, China 2. EDA Lab, Research institute of Tsinghua University in Shenzhen, Guangdong, China Abstract In this paper, a high-speed multi-code-rate LDPC encoder architecture is proposed for the encoder chip design of the T1 codes defined by the Technical requirements on low density parity check coding for Chinese tracking and data relay satellite system, which is used in high-speed satellite-ground data transmission of the Chinese High Resolution Earth Observation System. Synthesized with TSMC 130nm COMS technology, the designed multi-code-rate LDPC encoder can achieve 1.6Gbps 2 throughput under 200MHz clock frequency, the die size of which is only 5.495mm , and the dynamic power dissipation of which is only 184.3mW. Compared with the encoder designed with the traditional LDPC encoder architecture, the memory size, the die size, a

文档评论(0)

chqs52 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档