6存储器组织.pptVIP

2008年3月21日 南京大学计算机系 第4章ARM体系结构 本章主要介绍以下内容： ARM体系结构版本 ARM处理器系列 ARM流水线 ARM工作模式和工作状态 ARM寄存器组织 ARM存储器组织 ARM的异常中断 AMBA和ARM7TDMI 4.6 ARM存储器组织 介绍以下内容： 数据类型和存储格式 ARM的存储体系 片上存储器的用法 协处理器CP15 存储器管理单元MMU 保护单元 快速上下文切换扩展 写缓存器（Write Buffer） ARM的异常中断向量表和异常中断处理与返回 4.6.1 数据类型和存储格式 ARM存储器中的数据类型有6种 有符号数 8位（字节）、16位（半字）、32位（字） 无符号数 8位（字节）、16位（半字）、32位（字） 缺省端序设置为小端序 4.6.2 ARM的存储体系 参看下图，抽象成一个呈金字塔型的存储结构 注重研究第2层 4.6.3 片上存储器的用法 事实上许多ARM处理器芯片内部含有存储器，称作片上存储器。 片上存储器的存储空间可以通过指令进行配置，定义成片上Cache，或者片上SRAM，或者一部分片上Cache加一部分片上SRAM。 按照具体应用情况决定片上存储器配置方法 片上存储器的用法 许多嵌入式处理器芯片内部含有存储器，称作片上存储器或者片内存储器。片上存储器的存储空间可以通过指令进行配置，定义成片上Cache，或者片上SRAM，或者一部分片上Cache加一部分片上SRAM。 例如S3C44B0X和S3C4510B有三种配置用法 较多采用片内RAM配置而非片内Cache配置。 4.6.4 协处理器CP15 CP15即所谓的系统控制协处理器 System Control Coprocessor 在基于ARM的嵌入式系统中，诸如Cache配置、写缓存配置之类的存储系统管理工作由协处理器CP15完成。 CP15可以包含16个32位寄存器 编号为CP0~CP15。 实际运用中写为C0~C15。 4.6.5 存储器管理单元MMU ARM的MMU部件的用途： ◇完成虚拟存储空间到物理存储空间的映射。 ◇管理方式：页式虚拟存储器。 ◇页的大小有两种：粗粒度和细粒度。 ◇存储器访问权限的控制。 ◇设置虚拟存储空间的缓冲特性。 4.6.6 保护单元 保护单元 PU，Protection Unit。允许将ARM的4GB地址空间映射为8个区域。每一个区域都有可编程的起始地址及大小、可编程属性和Cache属性。 对于不需要MMU的嵌入式系统而言，PU简化了硬件和软件。 主要表现在不使用转换表， 降低系统开销。 带保护单元和MMU的系统框图 4.6.7 ARM处理器的Cache ARM处理器均带有Cache或者可以将片上存储器配置成Cache。当然，在不需要时也可以通过配置操作关闭Cache。 ARM处理器的Cache地址映射均采用组相联映射。 4.6.8 快速上下文切换扩展 快速上下文切换扩展 FCSE ， Fast Context Switch Extension FCSE是 ARM存储系统的修正机构。它修改系统中不同进程的虚拟地址，避免在进行进程间切换时造成的虚拟地址到物理地址的重映射，从而提高系统的性能。 4.6.9 写缓存器(Write Buffer) 写缓存器是一个容量很小的片内的先进先出（FIFO）存储器，位于处理器核与主存之间。 写缓存器的主要用途是：当CPU输出数据时，总线恰好被占用而无法输出，此时，CPU可以把输出数据写入到写缓存器。 S3C44B0X处理器的写缓存区 由4个写缓存寄存器构成。每一个写缓存寄存器包括一个32位数据字段，一个28位地址字段和一个2位状态字段。可以通过指令使能或者禁能写缓存器。参看下图。 4.7 ARM的异常中断 ARM异常与中断不做严格意义上的区别 ARM的中断向量表内存放的是响应异常和中断的转移指令而不是中断向量地址。 在ARM处理器中，当异常发生时，完成当前指令后跳转到相应的异常中断处理程序入口执行异常中断处理。异常处理完毕后返回原来的程序断点继续执行原来的程序。 异常中断分类 ARM异常按照起因的不同分为3类： ①指令执行引起的直接异常 软件中断、未定义指令和预取指令中止属于这一类 ②指令执行引起的间接异常 数据中止（在读取和存储数据时的存储器故障）属于这一类。 ③外部产生的与指令流无关的异常 复位、IRQ和FIQ属于这一类。 ARM中断向量表 中断向量表中存放了各个异常中断以及处理程序的对应关系。 在ARM体系结构中，异常中断向量表的大小只有32个字节。其中，每个异常中断向量占4个字节。系统初始化时，中断向量表从0号存储单元开始存放。 ARM中断向量表（续） ARM异常中断响应 当发生异常时，ARM处理器对