DC-DC转换器.docVIP

为你的DC/DC转换器选择最佳转换频率 Richard Nowakowski和Brian King, 德州仪器 转换频率的直流-直流（DC/DC）转换器正变得越来越受欢迎。而另一方面，由于处理器内核电压降至1V以下，任务周期缩短了，在更快频率下很难获得低电压，使得负载点电源的需求不断增加。 IC供应商都在积极地推销号称能节省空间的更快的DC/DC转换器DC/DC转换器能够以1MH在甚至2MHz的频率转换，这听起来似乎很不错，但是在考虑电源系统的时候，不能光看到尺寸和效率。下面我们来看几个例子，这几个例子都显示了转换频率更高时的优点和缺点。 我们设计并构建了三种不同电源来展示高速转换频率的利弊。这三种电源的输入电压都是5V，输出电压都是1.8V，输出电流3A。这是DSP、ASIC和FPGA等性能处理器的通用要求。为了限定滤波器设计和性能，允许的波纹电压设在20mV，大约是输出电压的1％；峰至峰感应器电流设为1A。 350, 700和1600 kHz的电源的利弊。三种方案都使用频率1.6 MHz、低电压、带MOSFET的TPS543173 A同步降压DC/DC转换器作为调压器。 TPS54317产自德州仪器，具有可编程频率和外置补偿，专门用于高密度处理器电源负载点应用。 感应器和电容器都是依照下面的简单公式来选择的： Equation 1: V = L x di/dt Rearranging: L ≥ Vout x (1-D)/(ΔI x Fs) where: ΔI = 1 A peak-to-peak; D = 1.8 V/5 V=0.36 等式1： V = L x di/dt Rearranging: L ≥ Vout x (1-D)/(ΔI x Fs) ΔI = 1 A峰至峰; D = 1.8 V/5 V=0.36 2: I = C x dv/dt Rearranging: C ≥ 2 x ΔI/(8 x Fs x ΔV) 此处 ΔV = 20 mV, I = 1 A 峰至峰 2中假定使用了一个有可忽略串联电阻的电容器－陶瓷电容器即是如此。由于它的低电阻和小尺寸，三种方案都选用了陶瓷电容器。上面等式2中2的乘数是随DC偏置出现的电容降，因为这一影响没有算在大多数陶瓷电容器的数据表内。 1的电路用来评估测试台上每个方案的性能 1：TPS54317参考示意图 L1和C2组成。三种方案中所有这些元件的数值都在表格1中列出，并根据上面等式结果来选择。 1：频率分别为350kHz, 700kHz,和1600 kHz时的电容器和感应器选项 DC电阻会减小。这是因为圈数越少所需的铜线长度就越小。误差放大器补偿元件则根据每个转换频率而单独设计。本文暂不讨论如何选择补偿数值。 数字转换器－数字转换器集成电路（IC）在最小可控制启动时间上有限值，即脉宽调制（PWM）电路可获得的最窄脉宽。在降压转换器中，场效应晶体管(FET)在一个转换周期内处于开启状态的时间比成为任务周期，等于输出电压和输入电压之比。 TPS54317型转换器任务周期为0.36 (1.8V/5.0V)，最小启动时间为数据表中所示的150ns（最大值）。可控制脉宽的限制产生了可获得的最小任务周期，根据等式3可以很容易算出来。一旦知道了最小任务周期，就可以计算出最低可获取输出电压，如等式4和表格2中所示。最低输出电压也受到转换器参考电压限制，TPS54317的最低输出电压为0.9V。 3: 最小任务周期＝最小启动时间x 转换频率 4: 最低输出电压＝输入电压x 最小任务周期（受TPS54317参考电压限制） 2：最小启动时间为150ns时的最低输出电压 1.6MHz转换频率的情况下产生1.8V的输出电压。但是，即便频率是3MH在，最可能低的输出电压也会被限制在2.3V。还有个方法就是降低输入电压或者降低频率。在选择转换频率之前，最好检查一下DC/DC转换器数据表，以确保一个最小可控制启动时间。 如果DC/DC转换器不能以足够快的速度消除栅极脉冲以保持所需的任务周期，就会产生脉冲跳跃。电源会试着调节输出电压，但是波纹电压会随着脉冲的进一步分离而增大。由于脉冲跳跃的原因，输出波纹会显示出分谐波成分，由此可能产生噪音。而由于IC可能不会对一个大的电流尖峰作出反应，也有可能电流限制电路不能继续正常工作。有时由于控制器没有正常工作，控制回路可能也会不稳定。最小可控制启动时间是一个很重要的因素，因此最好要核对DC/DC转换器数据表中的规格，以确认获得最好的频率和最小启动时间组合。 在设计电源时，DC/DC 转换器的效