纸币序列号识别装置研究.docVIP

目录 1.选题依据 1 1.1. 课题来源 1 1.2. 课题研究目的 1 1.3. 课题研究意义 1 1.3.1. 研究领域的原理与意义 1 1.3.2. 本课题的特点和意义 2 1.4. 国内外研究动态 3 1.4.1. 国内外研究现状 3 1.4.2. 本课题相关内容研究 3 2研究内容、技术指标、技术路线、研究方法及拟解决的关键题 5 2.1研究内容 5 2.1.1系统总体结构 5 2.1.2系统各模块构成 6 2.2技术指标 7 2.3技术路线 8 2.4拟采用的研究方法和手段 8 2.5拟解决的关键技术问题 8 3本课题的特色与创新点 10 4实验条件，可能遇到的困难和问题，以及解决的方法和措施 11 4.1实验条件 11 4.2可能遇到的困难和问题，以及解决方法和措施 11 5论文工作和经费的估计 12 6论文工作计划（起止时间，分年度的具体实施内容） 13 参考文献 14 1.选题依据 课题来源 本课题是自选课题，课题名称是基于ATM的纸币序列号识别系统。 课题研究目的 本课题研究在ATM中实现对运动纸币序列号图像采集、识别和传输的功能，根据ATM内部结构及出钞的特点，主要利用接触式图像传感器、FPGA及内嵌的NIOS处理器和通用异步串口收发器完成对ATM中运动纸币序列号图像的采集、识别、传输。 课题研究意义 研究领域的原理与意义 自动取款机（ATM）ATM中提取的。 当客户从ATM取到假币时，银行和客户都会陷入不必要的麻烦之中。一方面，由于客户无法证明这些假币是从银行ATM中取得的，也就无法保证银行给客户承担相应的责任，客户只能无可奈何。另一方面，银行认为客户取得的假币不是在ATM中取得的，而是在客户消费时被别人换成假币的，或是客户刻意换成假币来银行敲诈的。这样银行与客户双方对假币来源各执己词，这就导致在银行方面影响到业务的办理和拓展以及信誉度遭到质疑，而在客户方面，由于无法举证手中假币来源而无可奈何，造成客户一定的经济损失。 如果在客户取款时，ATM具备客户所取纸币序列号的自动记录功能，银行便可以根据ATM存储的记录来核实客户手中的假币是否来自于银行，这样银行和客户双方便避免了假币来源的纠纷，保证了银行业务的顺利进行和人民利益不受侵犯，同时也打击了那些企图利用ATM此漏洞问题来银行敲诈、骗取钱财的不法之徒。这时就迫切需要一个能将从ATM中取得纸币的序列号识别记录下来，成为银行和客户交易凭据的装置。本文设计出了针对ATM的纸币序列号识别系统，这一序列号识别记录系统将从根本上减少上述假币纠纷事件，具有广阔的应用前景和社会价值，特别是针对银行将会有巨大的商业应用价值。 系统设计方案的论证 目前市场上用于图像采集处理系统的核心器件，一般有FPGA(现场可编程门阵列)、DSP(Digital Signal Processor)和ARM(Advanced RISC Machine)芯片。 方案一：Nios软核处理器+FPGA 随着VLSI(Very Large Scale IC)工艺的不断提高，FPGA芯片的集成规模也越来越大，所实现的功能也越来越强。它不仅可以解决电子系统的小型化和低功耗等问题，还具有高速、高可靠性、开发周期短、质量稳定等优点，而且还可以根据需要现场编程。因此，无论是前期开发还是后期的现场调试或者功能升级，都十分方便灵活[1]。 FPGA内嵌的NIOS软核处理器是32位的，主要包括CPU微处理器、I/O中断、计时器、UART串口及大量通用寄存器。用户可以自己定义Nios的数据总线和地址总线宽度(最大32位)，也可以根据具体需求增加并行的输入输出端、连接外设的接口逻辑等，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。 优点：在单个芯片上既可以完成图像采集等复杂逻辑的控制，又可以用内嵌的Nios处理器完成对图像的处理和识别，电路设计简单，成本低[2][3]。 缺点：虽然有众多的IP核可以使用，但因FPGA是面向最底层的硬件电路编程，所以开发难度相对较大。Nios处理器相对DSP和ARM，处理能力相对差一些。 方案二：DSP+FPGA DSP能够很好地完成在滤波、卷积和FFT中重复出现的乘加操作[4]。DSP的特点如下：(1)具有直接实现乘法操作的硬件乘法器；(2)具有实现多个并行操作的功能单元如ALU、乘法器、地址产生器，使得DSP在相同时间内能够完成更多的操作，提高程序执行速度；(3)有利于DSP结构简化和成本降低的精简指令集；(4)采用独立程序总线和数据总线的结构，能够同时取指令和取操作数，有别于采用统一程序和地址空间的冯·诺曼结构；(5)具有地址产生器，与ALU并行操作，地址运算不额外占用CPU时间；(6)片内存储器存放参数和数据，解决了外部存储器的总线竞争和访问速度