高速CMOS电路的单元延时模型分析.pdfVIP

第8 卷第6 期 电路与系统学报 Vol. 8 No.6 2003 年 12 月 JOURNAL OF CIRCUITS AND SYSTEMS December 2003 文章编号 1007-0249 (2003) 06-00 15-05 高速CMOS 电路的单元延时模型分析* 李伟良1 史峥1 杨华中2 王书江1 严晓浪1 1. 浙江大学 超大规模集成电路设计研究所 浙江 杭州 310027 2. 清华大学 电子工程系 北京 100084 摘要 由于互连线电阻引起的时序问题对 IC 设计带来了越来越大的影响 选取精确的模型来计算延时变得非常 重要 本文结合传统延时模型的特点 对有效电流源模型 ECSM 作了改进 通过分段线性方法精确地匹配了负载 激励点波形的非线性特性 有效地解决了原模型中存在的不足 经理论分析和实验验证 该模型能快速有效地求解 延时 能很好地应用于超深亚微米工艺下的时序分析 关键词 互连线电阻 延时 有效电流源模型 中图分类号 TN47 文献标识码 A 1 引言 在 VLSI 电路中 随着最小特征尺寸的不断减小和电路工作频率的不断提高 互连线电阻对 IC 设计带来的影响越来越大 首先 由于互连线电阻的增加 连线延时在整体延时中所占的比重已越来 越大 相应地 计算连线延时的精度要求也更高 其次 在复杂电路中 负载的不对称性使得连线电 阻对单元负载产生很大的屏蔽效应 该效应将减少负载的有效大小而使门延时变小 另外 在计算连 线延时时 单元输出端的激励点波形 the driving point waveform 直接受单元负载影响 因此 为 了提高计算的精度 选取精确的模型来计算门延时和匹配激励点波形变得非常重要[1 4 ] 在新工艺下 等效电容不再是负载电容的直接相加之和Call 受连线电阻的屏蔽效应影响 该值 将偏小 因此传统的 k-factor 模型应得到相应的改进 文献[1]提出了一种有效电容 的计算模型并 C eff 得到了广泛的应用 该模型在门延时计算方面具有较好的效果 但不能准确地计算出单元输出斜率 上 升/ 下降时间 连线延时的求解也不理想 而且随着连线电阻的迅速增加 单元负载的低导通性使得 原有的数字波形呈现出电容不能等效的非线性特性[5] 延时受波形的影响变得更加明显 针对上述问题 文献[2] 提出了一种全新的有效电流源模型 ECSM 该模型使得互连线延时内 含于模型电路之中且充分体现了连线电阻对单元负载的屏蔽效应 而且模型参数不受单元负载的影 响 延时的计算量有明显的减少 但不足的是模型并不能有效地匹配负载的激励点波形 同样存在输 出斜率不能准确计算的问题 基于此 本文通过分段线性的思想对原模型作了有效的改进 精确地描 述了负载激励点波形的非线性特性 从而实现了单元输出斜率的准确求解 2 传统模型 到目前为止 主要有两种延时模型得到了广泛的应用 1 以输入斜率t 和输出负载C 为变量的 t L 经验推导公式 k-factor 方程 2 由线性电阻和阶跃函数电压源组成的开关线性电阻模型 这两种 方法都基于经验推导 即使是后者 模型等效电阻也是输入斜率和输出负载的一个函数 2.1 k-factor 模型 当单元负载是纯电容时