wjq第3章-3.7-3.9-ARM7存储器组织.pptVIP

　地址空间 　存储器格式 　存储器对齐 存储器映射的I/O 3.6 ARM处理器的其他特性 内核包含协处理器接口 协处理器接口 可用的协处理器 芯片内嵌调试接口 . 内嵌ETM接口 3.7 基于ARM处理器SOC芯片产业模式 3.7.1 关于ARM公司 3.7.2 ARM版本 ARM体系结构V1版本 ARM体系结构V2版本 ARM体系结构V3版本 ARM体系结构V4版本 ARM体系结构V5版本 3.7.3 ARM处理器核商用版本 ARM7处理器核 ARM9处理器核 ARM10处理器核 Xscale ARM处理器核 * 第3章 微处理器体系结构 3.1 8086处理器体系结构 3.2 ARM7内核体系结构 3.3 ARM7内部寄存器 3.4 ARM7运行状态标志寄存器CPSR 3.5 存储器及存储器映射I/O 3.6 ARM处理器的其他特性 3.7 基于ARM处理器的SOC芯片设计产业模式 (1) 采用冯·诺依曼(Von Neumann)结构 ----指令和数据共用一条32位数据总线; (2) 只有装载、保存和交换指令可访问存储器中的数据; (3) ARM仅定义了处理器核与存储系统之间的 信号及时序（局部总线）; 　ARM存储结构特点 3.5 存储器及存储器映射I/O (4) 现实的芯片在外部总线与处理器核的局部总线 之间有一个存储器管理部件将局部总线的信号和 时序转换为外部总线信号和时序; (5) 外部总线的信号和时序与具体的芯片相关， 不是ARM的标准; (6) 具体到某个芯片的外部存储系统的设计 需要参考其芯片的数据手册或使用手册等资料。 　ARM存储结构特点 ARM7 内核 存储器 控制器 存储器 ARM7定义了局部总线的接口时序 各芯片厂商制定了自己的接口时序 ARM7局部总线 一般在两者之间加入存储器控制器 ARM7将存储器看作是从0开始的线性递增的字节集合： 　字节0到3保存第1个存储的字 　字节4到7保存第2个存储的字 　字节8到11保存第3个存储的字 　依此类推 　　ARM结构使用单个平面的232个8位字节地址空间; 　　字节地址按照无符号数排列，从0到232－1; 　　地址空间可以看作是包含230个32位字 ，或231个16位半字; 　　如果地址向上或向下溢出地址空间，通常会发生翻转; 跳转目标的计算方法： (当前指令的地址) + 8 + 偏移量 ; 下一条指令位置的计算方法： (当前指令的地址) + 4 。 注意：如果在取指操作时地址发生溢出， 只要没有执行预取的无效指令，不会导致异常。 地址空间的规则： 位于地址A的字： 包含的字节位于地址A,A+1,A+2和A+3； 位于地址A的半字： 包含的字节位于地址A和A+1； 位于地址A+2的半字：包含的字节位于地址A+2和A+3； 位于地址A的字： 包含的半字位于地址A和A+2； A可被４整除 字节 字节 字节 字节 地址A A+1 A+2 A+3 半字 半字 字 ARM两中存储格式： 大端格式（Big-endian） 小端格式（Little-endian） 小端存储器系统： 在小端格式中，高位数字存放在高位字节中。因此存储器系统字节0连接到数据线7～0。 大端存储器系统： 在大端格式中，高位数字存放在低位字节中。因此存储器系统字节0连接到数据线31～24。 0数据的大小端存储方式 0x12 高位地址 低位地址 0x34 0x56 0x78 大端模式 0x78 高位地址 低位地址 0x56 0x34 0x12 小端模式 一个基于ARM内核的芯片可以只支持大端模式或小端模式，也可以两者都支持。 在ARM指令集中不包含任何直接选择大小端的指令，但是一个同时支持大小端模式的ARM芯片可以通过硬件配置（一般使用芯片的引脚来配置）来匹配存储器系统所使用的规则。 注意：如果实际的存储器格式与芯片的存储器格式不符时，只有以字节为单位的数据存取才正确，否则将出现不可预期的结果。 ARM结构通常希望所有的存储器访问都合理的对齐。字访问的地址通常是字对齐的，而半字访问使用的地址是半字对齐的。 　　不按上述方式对齐的存储器访问称为非对齐的存储器访问。 　将一个非字对齐的地址写入R15寄存器，将引