FPGA_ASIC基于同步原则的FPGACPU设计.pdfVIP

基于同步原则的FPGA-CPU 设计 苏晓东，杨英华 （东北大学信息科学与工程学院，辽宁沈阳110004） 摘要：FPGA 是一种可完成复杂逻辑功能的通用可编程器件，因其丰富的触发器资源、可重 配置能力及低开发风险而广受欢迎。该文以Altera 公司的Cyclone FPGA 为目标器件，通过 对原有CPU 模型进行改进，讨论数字系统设计中的常见问题与满足同步原则的解决方案。 关键词：CPU ；FPGA ；数字系统； 同步原则 中图分类号：TN402 文献标识码：A An FPGA-CPU Design Based on Synchronous Principle Su Xiaodong, Yang Yinghua (College of Information Science and Engineering, Northeastern University, Shenyang 110004) Abstract: FPGAs are generic, programmable digital devices that can perform complex logical operations. FPGAs are widely used because of their rich trigger resources, configurable abilities and low development risk, making them increasingly popular. This paper presents some frequently confronted problems and the essentiality of synchronous design in digital systems based on an existed FPGA-CPU design. Keywords: CPU; FPGA; Digital Systems; Synchronous Principle 0 引言 随着电子工业和超大规模集成电路（VLSI ）技术的高速发展, 要求专用集成电路(ASIC) 的功能越来越强, 功耗越来越低, 生产周期越来越短, 这些都对芯片设计提出了巨大的挑战, 传统的芯片设计方法已经不能适应复杂的应用需求了[1] 。在这种环境下，现场可编程门阵列 （FPGA ）器件以其灵活的可重配置和可编程特性，逐渐成为一种流行的设计载体被广泛地 应用在工业控制、通信、消费类电子等各种领域的复杂设计中[3] 。 本文以FPGA 为目标器件，用硬件描述语言（HDL ）完成简化16 位CPU 的设计。对 其改进，并讨论数字系统设计中的常见问题以及满足同步原则的解决方案。 1 CPU 的结构 指令系统是CPU 结构的基础，是计算机系统的软硬件分界面，反映了计算机体系结构 的主要特点。参考一个简化的指令系统[2] 。每条指令的长度为16 位，前3 位为操作码，可 实现8 条指令；后13 位为地址，采用直接寻址方式，可寻址8K 内存空间。可实现数据传 送、算术逻辑运算、分支/跳转以及空操作等简单逻辑功能。将较复杂的功能放到软件层面 和外围电路中实现，起到了简化硬布线逻辑的作用。 图1 CPU 结构简图 基金项目：辽宁省自然科学基金资助项目） 系统采用哈佛结构，即数据和指令放入不同的内存空间。其中数据存入RAM ，指令存 入ROM 。CPU 核划分为两个部分：数据通道和控制通道。其中数据通道包括累加器 （ACCUM ）、算术逻辑单元（ALU ）和数据选通器（MUX ）等。控制通道包括指令寄存器 （IR ）、指令指针寄存器（PC ）和控制器（CONTROL ）等部件。结构如图1 所示，ADDR 为地址多路器。与传统的以ALU 为中心的结构不同，该结构以控制器为核心，控制并协调 各个功能部件运行。控制器对指令进行译码，以发出控制信号的方式为指令的执行“打通” 所需的数据通道。 2 同步时序设计 对于如CPU 这样的复杂逻辑系统，时序设计的好坏成为影响系统性能的一个重要因素。 在设计具体电路前，必须对系统时序做一个整体规划，才能避免