第3章3.1硬件系统技术说明.docVIP

第三章 TEC-XP教学计算机硬件系统技术说明 1教学计算机硬件系统的组成概述 TEC-XP是在原有TEC系列教学计算机系统的基础上，重新设计的新一代产品，进一步增加了用单片FPGA门阵列器件实现的CPU系统。其硬件组成线路如图2.1所示。 下面对图中给出的教学计算机硬件系统的具体线路进行必要说明。 启停线路 启停线路画在图的最右下角，由一个晶体振荡器、一片74LS04器件、一片74LS161器件和一片启停控制电路组成。晶体振荡器产生一个频率为1.8432MHz的振荡波形信号，经74LS04器件送到74LS161完成同步计数，产生两个3分频信号QA和QB，一个6分频信号QC和一个12分频信号QD。1.8432MHz的脉冲和QD（频率为153.6KHz）将送到串行接口Intel-8251芯片的CP、/RxC和/TxC引脚，用于驱动串行接口正常运行。还要送QC脉冲（频率为307.2KHz）到启停控制电路，用以产生相位不同的两路输出脉冲，作为教学计算机的系统时钟，驱动计算机整机正常运行。启停控制电路是使用GAL20V8器件仿真74LS120器件的功能，在计算机复位开关信号Reset、单步/连续运行选择开关信号Step和启动按键信号Start的作用下，执行启动（送出连续脉冲或者送出单个脉冲）或者停止（停止送出脉冲）的操作功能。在这个线路的设计中，一定要确保任何一次手工启停的操作都不会影响启停线路输出脉冲的完整性，它的实现原理和设计结果在教材中有详细说明，此处从略。 运算器部件 教学计算机的运算器部件画在图的左上方，其主体由4片4位的运算器芯片Am2901彼此串接构成。它输出16位的数据运算的结果（用Y表示）和4个结果特征位（用Cy、F=0000、OVER、F15标志），它的输入（用D表示）只能来自于内部总线。确定运算器运算的数据来源、运算功能、结果处置方案，需要使用控制器提供的I8~I0、B3~B0、A3~A0共17个信号。 运算器的输出直接连接到地址寄存器AR的输入引脚，用于提供地址总线的信息来源。运算器的输出还经过两个8位的244器件的控制（使用DCI译码器的 /YTOIB信号）被送到内部总线IB，用于把运算器中的数据或者运算结果写入内存储器或者输入输出接口芯片。 运算器产生的4个结果特征位的信息需要保存，为此必须设置一个4位的标志寄存器FLAG，用于保存这4位结果特征信息，标志寄存器的输出分别用C、Z、V、S表示。控制标志寄存器何时和如何接收送给它的信息，需要使用控制器提供的SST2~SST0三位信号。 运算器还需要按照指令执行的要求，正确地得到最低位的进位输入信号，最低位和最高位的移位输入信号，为此还需要配置另外一个标示为SHIFT的线路，在控制器提供的SSH和SCI1~SCI0三位信号的控制下，产生运算器最低位的进位输入信号，最低位和最高位的移位输入信号。 总线线路 教学计算机的总线系统由数据总线、地址总线、控制总线和内部总线共四部分组成。在图中使用黑粗线表示。 （1） 内部总线，在真正的商用计算机系统中用户是见不到的，在我们这里，它是数据总线在CPU内部的体现，二者通过一个双向的三态门电路74LS245相互连接。当245器件的MIO控制信号为高电平时，245使内部和外部总线处于断开状态，相互不能传送数据，仅在该控制信号为低电平时，内部和外部总线处于连通状态，可以传送数据。此时数据的传送方向受245的另外一个控制信号WE的控制，该信号为高电平时，数据从内部总线传送到外部总线，该信号为低电平时，数据从外部总线传送到内部总线。在内部总线和外部总线之间设置245器件，有利于防止在完成内存储器实验或者接口实验时损坏CPU的线路。在译码器DC1的译码信号的控制下，内部总线可以从运算器的输出、8位的机器状态字的输出（4个标志位和2位的中断优先级）、中断向量表的起始地址、指令寄存器的低8位的输出（此时高8位可能是符号位扩展信息）、16位的手拨开关输入数据五路信息之中选择其一作为自己的数据来源，也可以在MIO和WE两位控制信号的控制下，接受从外部数据总线传送来的数据。16位的内部总线被连接到运算器的数据输入引脚、指令寄存器的输入引脚、机器状态字线路的输入引脚，还有两个245器件的16个引脚。内部总线上的信息，可以被哪一个寄存器或者线路接收，是由DC2译码器的译码输出信号控制的，是否被传送到外部总线是由MIO和WE两个信号决定的。 数据总线，它的一端直接连接着内存储器芯片的和IO接口芯片的数据线引脚，用于完成对这些芯片的读写操作。读操作时，从芯片内读出的数据将被首先放到数据总线上，写操作时，已经出现在数据总线上的数据将被写入到相关的器件中；数据总线的另一端接到了两片245器件的16个数据线引脚，用于通过内部总线和CPU系统进行通讯。做输入输