电子线路(EDA)实验指导书.docVIP

第一部分 实验开发系统硬件介绍 一、概述 EL-EDA系列实验箱是针对数字电路设计CPLD/FPGA及模拟电路设计实验开发的系统，IV、V型为数、模混合可编程器件实验开发系统。由于可编程器件的设计灵活性，其系统更能满足本科电类专业的EDA实验教学、课程设计、毕业设计及大学生电子设计竞赛等。 二、配套软件 Max+plus II 10.1基础版 (商业版见报价单及相关资料说明) 　1.运行环境 Win95/98/2000 2.层次化设计 支持 　3.原理图输入 　支持 　　 4.文本输入 支持 　5.AHDL输入 支持 　　6.VHDL输入 支持 7.原理图设计宏库 基本库 　 8.仿真和时序分析 支持 9.逻辑综合 支持 　10. 硬件编程/下载 支持 　11.支持芯片 Max7000全系列（如7000A、7000B、7000E、7000S等）和Max9000系列等 Flex6000、8000、10K（如10K系列的10K10、20、30、50、10K100等）、10KE系列等 三、系统硬件组成： （一）EDA-IV型实验箱结构组成 EDA-IV实验箱的组成：CPLD适配器板、模拟可编程器件单元、8段数码显示单元、点阵显示单元、拨码开关单元、按键单元、可调时钟源（clock）、单片机单元、功能扩展区域、存储器单元（2864）、逻辑电平单元、JTAG下载接口、LED显示单元、D/A转换单元、电压比较器单、模拟量输出单元（蜂鸣器）、信号源、电源单元结构。EDA-IV实验箱组成框图如图1-1所示： 图1-1 EDA-IV型实验箱结构框图 CPLD/FPGA适配器板：配置是的可编程逻辑器件是EPF10k20或MAX7128接口板。使用的下载接口是数字芯片的下载接口（DIGITAL JTAG），主要用于CPLD/FPGA芯片的数据下载。 ．扫描驱动类接口： 8位八段数码管显示输出 系统的显示采用8位8段共阴极数码管（高电平有效），其8位段驱动接口：a、b、c、d、e、f、g、Dp；8位位驱动采用3-8译码器产生，对应的接口为：SEL0~SEL2，悬空为高电平，其具体的对应关系如表所示：1 0 第6位亮 0 0 1 第7位亮 0 x X 第8位亮 2）16×16位发光二极管（LED）点阵 E2PROM（2864），用来保存字符数据信息，接口序号为：数据线：D0~D7；地址线：A0~A11；片选线：/CE；读有效信号线：/OE；写有效信号线：/WE。 16×16点阵显示，各驱动接口为：第一行到第十六行对应的为L0~L15，第一列到第十六列驱动采用3-8译码，对应的接口为SEL0~SEL3。具体对应关系见表： 3．通用数字式接口 1）12个按键开关。 2）18个拨码开关。 3）16个红色发光二极管。 4．模拟器件及接口 1）扬声器（高电平TTL驱动）。 2）AD558数/模转换（8位，0~5V电压输出）。有两种输出方式。第一种，将短路子接在左侧的两个铜柱上，D/A转换输出到D/A　OUT区域的６个孔输出；第二种，将短路子接在右侧的两个铜柱上，D/A转换输出接到LM358的同相输入端。 3） LM358单电源二运放。与AD558配合，将AD558的输出接到LM358的同相输入端，作为他的同相输入信号；在LM358的右上角，有TEST IN输入9个插孔，它是LM358的反相输入端。 5．模拟信号源模块 Diff IN：需差分转换信号输入口； Diff OUT+：差分信号正极性输出端口，为Diff IN差分后的信号； Diff OUT-：差分信号负极性输出端口，为Diff IN差分后的信号； Mux IN1：需叠加信号1输入口； Mux IN2：需叠加信号2输入口； Mux OUT：叠加信号输出端口，为Mux IN1与Mux IN2相加后的信号； SIN_OUT 312KHz：正弦信号312KHz输出端口； 6．模拟可编程器件 Lattice公司的Pac10、20、80芯片组，可做模拟可编程器件系统实验。 单片机接口模块 本单片机为开放性设计，可自由下载程序，对整个系统无任何影响。可以实现CPLD/FPGA与单片机的接口实验，以及高级的FPGA开发，其对应的接口为： P0口：D0～D7；P1口：P10～P17； P2口：P20～P27；复位信号输出：RESET P3口分别对应为：/RD、/WR、RXD、TXD、T0、T1、INT0、INT1 其他接口为：ALE、PSEN RESET复位端口提供一高电平脉