汇编第18次课.pptVIP

本次课程要点： 计算机中最基本的算术运算是加法运算，不论加、减、乘、除运算最终都可以归结为加法运算。 1.加法器 全加器：只能实现1位数的加法运算 加法器：可以实现多位数的加法运算 串行加法器 并行加法器 表1 全加器真值表 图2 全加器内部逻辑图 （2）串行加法器与并行加法器 加法器有串行和并行之分。 串行加法器中仅有一个全加器，使用移位寄存器从低位到高位串行地提供操作数，分n步进行相加。 并行加法器则由多个全加器组成，其个数的多少取决于机器的字长，数据的各位同时求和。 串行加法器的优缺点： 优点：所需硬件少，成本低 缺点：由于要先移位再运算，故运算速度较慢。 进位链： 串行进位 并行进位 图5 四位并行进位链线路 随着n的增大，组间并行、组间串行的进位优势会减弱。 如何加快组间进位的产生？ * * 1、掌握加法器的基本概念、串行加法器和并行加法器的基本原理。 第3章 数值运算及运算器 一、基本算术运算的实现 第3章 数值运算及运算器 第3章 数值运算及运算器 （1）全加器 全加器（FA）是最基本的加法单元，它有 三个输入量：操作数Ai和Bi、低位传来的进位Ci-1， 两个输出量：全加和Si、向高位的进位Ci。 图1 全加器的逻辑框图 输入 输出 Ai Bi Ci-1 ?i Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 根据真值表，可得到全加器的逻辑表达式为： Si=Ai⊕Bi⊕Ci-1 Ci=AiBi+(Ai⊕Bi)Ci-1 第3章 数值运算及运算器 Ci-1 Ai Bi ?i Ci 延迟时间1T 延迟时间1.5T 延迟时间1.5T =1 =1 =1 1 第3章 数值运算及运算器 延迟时间1.5T 第3章 数值运算及运算器 A B ? Q CP D CP ?i Ci 第3章 数值运算及运算器 图3 串行加法器逻辑图 移位寄存器 移位寄存器 同步脉冲信号 进位触发器 Ai Bi Ci-1 全加器 若操作数字长是n位，加法器要进行n次运算。 进行n次运算后，运算结果保存在移位寄存器A中。 并行加法器可同时对数据的各位相加，但是低位运算所产生的进位会影响高位的运算结果。而进位的产生会有一定的时间延迟。 例如：1111和0001相加，最低位产生的进位将逐位影响至最高位。 每个全加器本身的求和延迟只是次要因素。提高并行加法器速度的关键是尽量加快进位产生和传递的速度。 第3章 数值运算及运算器 并行加法器中传递进位信号的逻辑线路称为进位链。 并行加法器中的每个全加器都有一个从低位送来的进位和一个传向高位的进位。 2、进位的产生和传递 第3章 数值运算及运算器 设相加的两个n位操作数为： A=AnAn-1…Ai..A1 B=BnBn-1…Bi..B1 Ci = AiBi + (Ai⊕Bi) Ci-1 —— 进位逻辑表达式 设： Gi = AiBi —— 进位产生函数(Carry Generate Function) Pi = Ai⊕Bi —— 进位传递函数(Carry Propagate Function) 则每一位的进位表达式为：Ci=Gi+PiCi-1 第3章 数值运算及运算器 图4 串行进位的并行加法器 第3章 数值运算及运算器 （3）串行进位（行波进位） n个全加器串联构成的并行加法器所采用的进位链。 n位串行进位的并行加法器逻辑表达式： C1 = G1 + P1C0 =A1B1+(A1 ⊕ B1)C0 C2 = G2 + P2C1=A2B2+(A2 ⊕ B2)C1 C3 = G3 + P3C2=A3B3+(A3⊕ B3)C2 … Cn = Gn + PnCn-1=AnBn+(An ⊕ Bn)Cn-1 输出信号延迟时间最长的是Cn,延迟为(4+2.5(n-1))T 该延迟时间与计算位数成正比。 第3章 数值运算及运算器 完全并行进位 组内并行、组间串行 组内并行、组间并行 第3章 数值运算及运算器 （4）并行进位 特点是各级进位信号同时形成。 C1=G1+P1C0