用于植入式医疗装置的逐次逼近式模数转换器.pdfVIP

用于植入式医疗装置的逐次逼近式模数转换器.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
用于植入式医疗装置的逐次逼近式模数转换器.pdf

第 49卷 第 2期 西 安 交 通 大 学 学 报 Vo1.49 No.2 2015年 2月 J0URNALOFXI’AN JIAOT0NG UNIVERSITY Feb.2015 DOI:10.7652/xjtuxb201502008 用于植入式医疗装置的逐次逼近式模数转换器 张鸿 ,张牡丹 ,张杰 ,赵阳,张瑞智 (西安交通大学电子与信息工程学院,710049,西安) 摘要:针对植入式 医疗装置对模数转换器(ADC)的超低功耗和高精度要 求,提 出了一种共模恒定 型分段混合编码结构 的逐 次逼近式模数转换 器 (SAR—ADC)。该 SAR—ADC 的 电容数模 转换 器 DAC中采用分段混合编码结构 ,兼具了分段二进制编码的低功耗优势和分段温度计编码的高线性 度优势。共模恒定型控制方式具有极低 的动 态功耗 。采用 HHNEC0.35gm CMOS工艺完成 了 1O位共模恒定型分段混合编码 SAR—ADC的电路和版 图设计。后仿真结果表 明:所设计的 SAR— ADC的电源电压范围为 1.8~3V;在采样率为 10。S 的条件下,其有效位数为 9.4位 ;整个SAR— ADC所消耗的电流仅为60nA,在同等工艺条件 下具有更低的功耗 ;所设计的转换器能够满足 心 脏起搏器等植入式医疗装置的需求。 关键词 :医疗装置 ;植入式 ;超低功耗 ;逐次逼近型;模数转换器 中图分类号 :TN432 文献标志码 :A 文章编号 :0253-987X(2015)02-0043—06 A SuccessiveApproximationRegisterAnalog-to-DigitalConverterfor ImplantableBiomedicalDevices ZHANG Hong,ZHANG Mudan,ZHANG Jie,ZHAO Yang,ZHANG Ruizhi (SchoolofElectronicsandInformationEngineering,Xi’anJiaotongUniversity,Xi’an710049,China) Abstract:A hybridencodedsuccessiveapproximationregister(SAR)analog—to—digitalconverter (ADC)with constantcommon-modecontrollogicispresentedtomeettherequirementsofultra low power consumption and high resolution for implantable biomedicaldevices. Thehybrid encodedstructureofthesplitcapacitivedigitaltoanalogconverter(CDAC)employedintheSAR— ADC combinesthelow—p·owerfeatureofbinaryencodedCDAC andthehigh——linearityadvantageof thermometerencodedCDAC.Theconstantcommon-modecontrollogichastheadvantageofultra low dynamicpowerdissipation.Theschematicand layoutofa10bitSAR ADC aredesigned using the HHNEC 0.35 “m CM OS technology. Simulation results after layout parasitic extractionshow thattheproposedSAR—ADC operatesunderapowersupplyrangeof1.8-3V, andachievesaneffectivebitof9.4underasamplingrateof10。S_。

文档评论(0)

月光般思恋 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档