《数字电路》课程设计-数字电子钟逻辑电路设计.docVIP

《数字电路》课程设计 设 计 报 告 题 目：数字电子钟逻辑电路设计 班 级: 电子工程 姓 名: XXXXXXXXXXXXXXXX 指导教师: XXXXXXX 2012年12月 摘要在生活中的各种场合经常要用到电子钟，现代电子技术的飞跃发展，各类智能化产品相应而出，数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计电子钟。 数字钟是一个将“”、“ 时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外应有校时功能和、报时、整体清零等附加功能。干电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，整体清零电路，整点报时电路组成。关键词 分频 计数 译码 校时报时 1.1所示。 图1.1 数字电子钟框图 由图1.1可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分等。 二、设计任务和要求 用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下： 由晶振电路产生1Hz标准秒信号。 秒、分为00～59六十进制计数器。 3. 时为00～23二十四进制计数器。 4. 周显示从1～日为七进制计数器。 5. 可手动校时：能分别进行秒、分、时、日的校时。只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。 6. 整点报时。整点报时电路要求在每个整点前呜叫五次低音（500Hz）（1000Hz） 本次设计考虑到使实验器材尽量可以在市场上及时的买到以及节省不必要的实验器材，最终考虑使用方案二模拟开关来控制运算放大器的反馈网络来实现实现程控放大器。方案框图如下： 方案二： 简要原理： 用模拟开关来控制运算放大器的反馈网络来设计程控放大器。通过对微动开关的闭合和断开，由CC4051模拟开关控制输出的电阻，作为三运放构成的数据放大器的电阻Rg，构成程控放大器，改变Rg的值可以对输入的信号进行相应的放大。 优缺点： 优点：该种方案的电路相对于其他两种方案的电路来说，电路结构较为简单，原理容易理解，使用器件较少，而且使用起来也十分方便。 缺点：如果电路器件选择不当，可能造成电路无法达到设计的要求，即增益无法达到60dB或者当增益为40dB时，－3dB带宽≥40kHz实验箱数字万用表 2 2 Y 32768Hz晶振 1 3 U4060 CD4060 1 集成电路 4 U74 74HC74 1 集成电路 5 U(1)-U(7) 74HC161 7 集成电路 6 U01-U06 CD4511 7 集成电路 7 YF11- YF41 74HC00 2 集成电路 8 F1 74HC04 2 集成电路 9 YF1-3 74LS20 1 集成电路 10 C1,C2 20P电容 2 　 11 R 20M欧电阻 1 12 U2,U3，U4 两位LED共阴显示器 3 0.56英寸，18个引脚的 13 U1 单位LED共阴显示器 1 0.56英寸，10个引脚的 14 无 16脚管座 15 DIP封装 15 无 14脚管座 5 DIP封装 16 S1-S7 一常开一常闭按键 7 不带自锁的 17 无 导线 　若干 18 无 面包板 3 19 无 硬导线 若干 20 B 蜂鸣器 1 21 Q 三极管8050 1 22 R1 电阻1k 1 23 Y1-Y5 74LS08 2 集成电路 24 H 74LS32 1 集成电路 附一： CD4060 功能概述。CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。电气Recommended Operating Conditions 建议操作条件： Supply Voltage电源电压(VDD) +3V to +15V Input Voltage输入电压 (VIN) 0V to VDD Operating Temperature Range工作温度范围 (TA) -40℃ to +85℃ ? 附二： 74HC74 功能概述：74HC74是一个高速硅栅CMOS器件 ，其引