嵌入式系统课程设计-基于CPLD 的简易数字频率计.docVIP

湖南工程学院 课 程 设 计 课程名称 嵌入式系统 课题名称 基于CPLD 的简易数字频率计 专 业 电子信息工程 班 级 0981 班 学 号 姓 名 指导教师 2013年 1 月 4 日  湖南工程学院 课 程 设 计 任 务 书 课程名称： 嵌入式系统 题 目：基于CPLD的简易数字频率计 专业班级： 电信 0981班 学生姓名： 指导老师： 陈爱萍 审 批： 任务书下达日期 2012 年12 月21日 设 计 完成日期 2013 年 1月 4日 设计内容与设计要求 CPLD为复杂可编程逻辑器件，通过EDA技术对其进行编程，可将一个较复杂的数字系统集成于一个芯片中，制成专用集成电路芯片，并可随时在系统修改其逻辑功能。有关知识可参见相关教材或参考书。 一．设计内容 数字频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方