电子线路设计课程设计实验报告-多功能数字钟设计.docVIP

华中科技大学电子线路设计 实验报告 多功能数字钟设计 姓名 学号 班级 一、实验目标： 1、掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程； 2、熟悉EDA软件使用； 3、掌握Verilog HDL设计方法； 4、分模块、分层次数字系统设计 二、实验任务及要求 1、基本功能 准确计时，以数字形式（十二进制）显示时、分、秒的时间 校正时间：时、分 快校与慢校（1Hz与手动） 复位：00:00:00 仿广播电台正点报时 (四高一低) 2、扩展功能： （1）任意闹钟； （2）小时为12/24进制可切换 （3）报正点数（几点响几声） 三、实验条件： DE0 实验板结构与使用方法 quartus软件的使用 FPGA的使用 四、电路设计过程： 1、需求分析 开发背景：数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气