可编程低比特率语音编解码器的设计和实现.pdfVIP

信号处理 可编程低比特率语音编解码器的设计与实现 戴札荣李鹏怀王仁华李锦宇宋彦 (中国科学技术大学电子工程与信息科学系) 【摘要]低速率语音压缩编码技术的实际应用，关键是犏码算法的高性能价格比地实时实现．本文将介绍一个 基于高速DSP芯片技术的低比特率语音编解码器．该缠解码器具有可编程性，能实时实现大部分低比特宰语 音编解码算法的能力．同时具有较高的性能价格比． 关健词：低速率语音编解码DSP实时性可编程性 一．引 言 语音压缩编码技术随着现代信息致字化的要求，变得越来越重要。语音的数字通信和数字存储等应用领 域．都需要低比特率的语音编码技术．这一需求．随着语音数字信号处理技术的发展和、，Lsl技术的飞速进步， 已经成为可能．尽管过去十年内语音压缩编码技术取得了很大的进晨，但由于算法复杂度较大(如较低复杂 能价格比地实时实现语音压缩算法是语音压缩编码技术得到实际应用的关键． signg’Processor)芯片技术的低比特率语音编解码罂的硬件、软 本文首先介绍一个基于高速DSP(Djgi协l 件设计与实现关键技术．该编解码嚣在设计上一方面着重考虑了提高其性能价格比．使其具有较广泛的实用 价值；另一方面，着重考虑了其可编程性，使其具有在不改变硬件的基础上．通过更动部分软件。就可以实 6．3kb／s或．5．3kWs双速率语音 时实现大部分低比特率语音缠解码算法的能力．量后，本文将简单少绍G．723．1 编码在该编解码器上的实时实现． ’ 二．编解码器的硬件设计与实现 1． 编解码嚣的硬件结构 语音编解码器在结构上由语音模拟接口、语音数字接口及DSP最小系统三部分组成，如图1所示· 考虑到目前低速率的语音犏解码算法的复杂度在 30MIPS(MIPS百万条指夸每秒)左右，选择语音缡 解码器的核心器件DSP，使其运算速率达到30MIPS· 语音编解码器语音通道应是双f日舳，且考虑低速率语 图1语音编解码嚣硬件结构 音编解码算法压缩的语音带宽为300肛3400HZ，为降低语音编解码器成本，编解码器的语音模拟接口即A／D 和D／A器件，可选择低廉的语音CODEC器件．语音数字接口采用广泛应用的RS232接口· 所设计和实现的低速率语音蝙解码器中的语音模拟接口的语音输入和输出方式可为线路方式-也可直接 通过MIC输入和驱动普通电话机的高阻话筒，两种方式通过跳线选择· 2．DSP量小系统 DSP最小系统是低速率语音编解码器的核心部分，语音的编码和解码由它来完成，同时它还完成对语音 模拟接口和语音数字接口的控制和整个编解码嚣的管理．而且，由于编解码嚣的主要成本集中在DSP芯片上， 信号处理 所以撤姑低速卑语旨编解蚂措灯DSP甚片的要求恰当选掸DSP芯片，是低速率语音犏解料器商性舱价格比地 实现的关键之一．综合目前大部分语音编解码算法的实时实现要求。低基率语音编解码器对DSP芯片的要求 16位．同时考虑到编解码嚣硬件结构的简化和片内内存的大小对DSP产品性能差别影响。在同样的性能价格 比的情况下，应尽量选择满足上述要求的单片DSP芯片．由于DSP芯片的程序运行空间基本上是RAM存储 器，所以，一个DSP最小系统应包含自举程序存储嚣如EPROM等． ‘ 3． 低速率语音■解冯暑中的璐P芯片特点 Device公司的ADSP一2181．其特点是l指令 本文介绍的低速率语音编解码嚣采用的DSP芯片是Anelog 数据RAM 16BITXl6K；16位字长运算精度；有两个双缓冲区的串I=l，具有硬件A／口律螭解码和自动缓冲 语音CODEC器件，及利用DSP的通用FO口软件实现串口通信，使得DSP最小系统与稿解码器的语音模扭 接口和语音数字接口实现了无缝连接．所设计的低速率